一种用于无源标签芯片的EDA和FPGA可重用验证系统技术方案

本发明专利技术涉及一种用于无源标签芯片的EDA和FPGA可重用验证系统，包括EDA环境验证系统和FPGA环境验证系统，所述EDA环境验证系统中的阅读器verilog模型(2)和DUT(7)与FPGA环境验证系统中的阅读器verilog模型(1‑3)和DUT(1‑10)相互重用。本发明专利技术的验证系统中EDA和FPGA验证环境可以重用阅读器和标签的verilog代码，这样使得EDA和FPGA采用的代码是一模一样的，RTL代码不用在两个验证系统之间进行改动，这样避免了小改动带来的大风险。

【技术实现步骤摘要】

本专利技术涉及一种用于无源标签芯片的EDA和FPGA可重用验证系统。
技术介绍
当前业界主流EDA验证系统如图1所示的，是将被验证模块DUT例化在验证环境中，通过给DUT加激励，观察DUT输出来进行的，这样的缺陷是验证工程师写的读写器SV模型有缺陷的话无法被验证，还有验证工程师和设计工程师同时忽略掉的场景很难被发现。当前业界主流FPGA验证系统如图2所示的，是实用实物产品阅读器通过天线与下载到FPGA板子上的标签RTL代码进行通信验证，该系统的缺陷是实物产品阅读器的所有场景只是验证空间的很小一部分，而且所有参数已经固定或者变动太小或太大，不符合标准要求，还有就是阅读器的开发进度可能比标签开发进度落后，这样一个验证系统对阅读器厂家的依赖太大，严重阻碍标签的开发进度。如何对标签进行代码实现，避免设计工程师遗漏掉的场景，使得观察输出的验证更加充分完备是现有技术待解决的问题。
技术实现思路
本专利技术的目的在于：针对现有技术中存在的上述技术问题，提供一种高效率、完备的验证系统。本专利技术是通过以下技术方案实现的：一种用于无源标签芯片的EDA和FPGA可重用验证系统：包括EDA环境验证系统和FPGA环境验证系统；所述EDA环境验证系统中的阅读器simulink模型、阅读器verilog模型和激励发生器与选择控制器一的输入端相连，选择控制器的输出端分别与标签simulink模型、标签SV模型和DUT的输入端相连，所述标签simulink模型、标签SV模型和DUT的输出端通过选择控制器二与结果对比器、结果检查器相连；所述FPGA环境验证系统中的上位机软件与阅读器相连，阅读器verilog模型与阅读器射频模块一相连，阅读器的算法模型通过阅读器板级实现模块与阅读器射频模块二相连；所述阅读器、阅读器射频模块一和阅读器射频模块二的输出端与选择控制器相连；标签射频模块与DUT连接；所述选择控制器与标签射频模块采用天线模块相互通信；所述EDA环境验证系统中的阅读器verilog模型和DUT与FPGA环境验证系统中的阅读器verilog模型和DUT相互重用。进一步，所述EDA环境验证系统中的阅读器simulink模型由验证工程师一进行编写和调试通过，该模型可以模拟阅读器进行激励发送和标签的返回检测。所述EDA环境验证系统中的阅读器的verilog模型，由验证工程师一进行编写和调试通过，该模型可以模拟阅读器进行激励发送和标签的返回检测。进一步，所述EDA环境验证系统中的激励发生器由验证工程师二采用system verilog编写。进一步，所述EDA环境验证系统中的选择控制器一，可以控制阅读器simulink模型、阅读器verilog模型和激励发生器和标签simulink模型、标签SV模型和DUT的接口通路，可以选择阅读器simulink模型、阅读器verilog模型和激励发生器中的任意一路、两路或三路进行和标签simulink模型、标签SV模型和DUT进行通信。所述EDA环境验证系统中的标签simulink模型由算法工程师采用MATLAB SIMULINK+M语言实现，作为标签芯片RTL代码的参考模型，用作比对验证。所述EDA环境验证系统中的标签SV模型由验证工程师采用system verilog编写，作为标签芯片RTL代码的参考模型，用作比对验证。进一步，所述EDA环境验证系统中的DUT为标签芯片的RTL代码，由设计人员采用verilog语言编写。进一步，所述EDA环境验证系统中的结果对比器、结果检查器对标签simulink模型、标签SV模型和DUT经过选择控制器二选择的结果进行验证。所述FPGA环境验证系统中的上位机软件由阅读器厂家开发，控制阅读器进行收发等操作。所述FPGA环境验证系统中的阅读器由阅读器厂家开发，通过上位机软件控制，可以和标签进行各种场景的交互。进一步，所述FPGA环境验证系统中的阅读器verilog模型由标签厂家的验证工程师开发，采用verilog语言实现，要求能够进行FPGA综合、下载，能够同时嵌入到EDA环境验证系统中进行仿真验证，用来在特定的场景下面替代阅读器和标签进行交互。所述FPGA环境验证系统中的阅读器射频模块一可以由阅读器厂家开发，也可以由标签厂家自己开发。进一步，所述FPGA环境验证系统中的阅读器的算法模型由算法工程师开发，采用MATLAB SIMULINK+M语言实现。进一步，所述FPGA环境验证系统中的阅读器板级实现模块采用DSP+FPGA,阅读器的算法模型通过编译后下载到DSP，DSP再联合FPGA共同完成对标签的交互操作。所述FPGA环境验证系统中的阅读器射频模块二发送时完成阅读器信号的上变频及信号放大，通过天线发射出去，接收时完成接收信号的下变频及信号放大操。所述FPGA环境验证系统中的选择控制器可以选择任意一个、两个、三个，以便完成和标签的各种交互场景，如防碰撞、群读、会话群等操作。所述FPGA环境验证系统中的标签射频模块发送时完成标签信号的上变频及信号放大，通过天线发射出去，接收时完成接收信号的下变频及信号放大操作。进一步，所述FPGA环境验证系统中的DUT，即为标签芯片的RTL verilog代码实现，该代码通过验证、综合、布局布线后生成GDS最终交互给芯片生产厂家进行生产。综上所述，由于采用了上述技术方案，本专利技术的有益效果是：1、本专利技术的验证系统中两个验证工程师一个对阅读器进行verilog实现，一个对标签进行system verilog实现，这样实现了对阅读器的比对验证，阅读器和标签都能够得到充分完善的验证，标签厂家不用依赖于阅读器厂家的开发进度。2、本专利技术的验证系统中验证工程师和设计工程师分别采用system verilog和verilog对标签进行代码实现，避免了设计工程师遗漏掉的场景，这样的比对验证比单一的对verilog代码进行灌激励、观察输出的验证更加充分完备。3、本专利技术的验证系统中EDA和FPGA验证环境可以重用阅读器和标签的verilog代码，这样使得EDA和FPGA采用的代码是一模一样的，RTL代码不用在两个验证系统之间进行改动，这样避免了小改动带来的大风险。附图说明本专利技术将通过例子并参照附图的方式说明，其中：图1为现有技术的EDA验证系统框图；图2为现有技术的FPGA验证系统框图；图3为本专利技术的EDA验证系统框图；图4为本专利技术具体实施方式的标签芯片基带的EDA验证系统框图；图5为本专利技术的FPGA验证系统框图；图6为本专利技术具体实施方式的含可重用模块的FPGA验证系统框图。具体实施方式本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。如图3和5所示的，一种用于无源标签芯片的EDA和FPGA可重用验证系统：包括EDA环境验证系统和FPGA环境验证系统；所述EDA环境验证系统中的阅读器simulink模型1、阅读器verilog模型2和激励发生器3与选择控制器一4的输入端相连，选择控制器4的输出端分别与标签s本文档来自技高网...

【技术保护点】
一种用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于：包括EDA环境验证系统和FPGA环境验证系统；所述EDA环境验证系统中的阅读器simulink模型(1)、阅读器verilog模型(2)和激励发生器(3)与选择控制器一(4)的输入端相连，选择控制器(4)的输出端分别与标签simulink模型(5)、标签SV模型(6)和DUT(7)的输入端相连，所述标签simulink模型(5)、标签SV模型(6)和DUT(7)的输出端通过选择控制器二(8)与结果对比器、结果检查器(9)相连；所述FPGA环境验证系统中的上位机软件(1‑1)与阅读器(1‑2)相连，阅读器verilog模型(1‑3)与阅读器射频模块一(1‑4)相连，阅读器的算法模型(1‑5)通过阅读器板级实现模块(1‑6)与阅读器射频模块二(1‑7)相连；所述阅读器(1‑2)、阅读器射频模块一(1‑4)和阅读器射频模块二(1‑7)的输出端与选择控制器(1‑8)相连；标签射频模块(1‑9)与DUT(1‑10)连接；所述选择控制器(1‑8)与标签射频模块(1‑9)采用天线模块相互通信；所述EDA环境验证系统中的阅读器verilog模型(2)和DUT(7)与FPGA环境验证系统中的阅读器verilog模型(1‑3)和DUT(1‑10)相互重用。...

【技术特征摘要】
1.一种用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于：包括EDA环境验证系统和FPGA环境验证系统；所述EDA环境验证系统中的阅读器simulink模型(1)、阅读器verilog模型(2)和激励发生器(3)与选择控制器一(4)的输入端相连，选择控制器(4)的输出端分别与标签simulink模型(5)、标签SV模型(6)和DUT(7)的输入端相连，所述标签simulink模型(5)、标签SV模型(6)和DUT(7)的输出端通过选择控制器二(8)与结果对比器、结果检查器(9)相连；所述FPGA环境验证系统中的上位机软件(1-1)与阅读器(1-2)相连，阅读器verilog模型(1-3)与阅读器射频模块一(1-4)相连，阅读器的算法模型(1-5)通过阅读器板级实现模块(1-6)与阅读器射频模块二(1-7)相连；所述阅读器(1-2)、阅读器射频模块一(1-4)和阅读器射频模块二(1-7)的输出端与选择控制器(1-8)相连；标签射频模块(1-9)与DUT(1-10)连接；所述选择控制器(1-8)与标签射频模块(1-9)采用天线模块相互通信；所述EDA环境验证系统中的阅读器verilog模型(2)和DUT(7)与FPGA环境验证系统中的阅读器verilog模型(1-3)和DUT(1-10)相互重用。2.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述EDA环境验证系统中的阅读器simulink模型(1)由验证工程师一进行编写和调试通过，该模型可以模拟阅读器进行激励发送和标签的返回检测。3.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述EDA环境验证系统中的激励发生器(3)由验证工程师二采用system verilog编写。4.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述EDA环境验证系统中的选择控制器一(4)，可以控制阅读器simulink模型(1)、阅读器verilog模型(2)和激励发生器(...

【专利技术属性】
技术研发人员：蔡友，向晓安，张建，王立泉，
申请(专利权)人：无锡键桥电子科技有限公司，
类型：发明
国别省市：江苏;32