具有减少的建立时间的节能型触发器制造技术

公开了触发器电路的实施例，该触发器电路可以允许减少数据建立时间并且降低转换功率。触发器电路可以包括输入电路、输出电路、时钟电路和反馈电路。时钟电路可以操作为依赖于接收的数据生成内部时钟，并且生成的内部时钟可以使能反馈电路和输入电路。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般而言涉及集成电路，并且更具体地，涉及用于实现集成电路内的储存元件的技术。
技术介绍
处理器，以及其他类型的集成电路，通常包括由装配在半导体基板上的互连的晶体管构成的若干逻辑电路。这样的逻辑电路可以根据若干不同的电路设计风格而构成。例如，组合逻辑可以经由一些位于钟控状态元件(诸如触发器或者锁存器)之间的非钟控静态互补金属氧化物半导体(CMOS)门实现。可替代地，依赖于设计要求，一些组合逻辑功能可以使用诸如多米诺逻辑门的钟控动态逻辑实现。通用数据存储通常采用的触发器或者锁存器以及它们储存数据的能力使得时序逻辑设计和状态逻辑设计是可能的。例如，可以使用锁存器和触发器来实现计数器或者其他状态机。此外，锁存器和触发器可以用于数据通路设计(诸如例如，加法器或者乘法器)，或者用于存储器类型结构(诸如例如，寄存器或者寄存器文件(register file))的实现。锁存器可以对时钟信号的电平敏感，而触发器可以响应于时钟信号的沿。例如，触发器可以根据各种设计风格(诸如例如D类型、设置-重设置、JK或者开关)而设计。具有不同特点(诸如例如，数据建立时间和时钟到输出时间)的不同风格的触发器可以用在数字逻辑设计中以满足设计目标。
技术实现思路
公开了触发器电路的各种实施例。广泛地说，构想了一种电路和方法，其中，输入电路依赖于接收的输入数据生成互补数据。内部时钟可以随后依赖于接收的时钟和生成的互补数据而被生成。响应于生成的内部时钟，反馈电路可以维持互补数据的数据状态的状态。输出电路可以被配置成响应于接收的时钟储存互补数据。在一种实施例中，内部时钟可以包括第一内部时钟和第二内部时钟。输入电路可以包括上拉网络和下拉网络。上拉网络可以由第二内部时钟使能。第一内部时钟可以使能下拉网络。在进一步的实施例中，反馈电路可以包括上拉器件和下拉器件。上拉器件可以由第一内部时钟使能，第二内部时钟可以使能下拉器件。附图说明下面的详细描述参考现在简述的附图。图1图示出集成电路的实施例。图2图示出可以包括一个或更多个触发器的处理器的实施例。图3图示出可以包括一个或更多个触发器的逻辑通路的实施例。图4图示出触发器的实施例。图5图示出可控反相器的实施例。图6图示出用于触发器操作的可能波形的实施例。图7图示出用于操作触发器的示例方法的流程图。尽管本公开容易具有各种修改和替代形式，但是其具体实施例在附图中通过示例的方式示出并且将在本文详细描述。然而，应当理解的是，附图和对其的详细描述不是旨在将本公开限制到图示的具体形式，而是相反，旨在涵盖落入由所附权利要求书限定的本公开的精神和范围内的所有修改、等同和替代。本文使用的标题仅出于组织的目的并且不是意在用以限制描述的范围。如本申请通篇使用的，词“可以”以允许的含义使用(即，意思是具有潜力)，而不是以强制的含义使用(即，意思是必须)。同样地，词“包括”(“include”、“including”和“includes”)意思是包括，但不限制于此。各种单元、电路或者其他部件可以被描述为“配置成”执行一个或多个任务。在这样的语境中，“配置成”是结构的宽泛叙述，通常意思是“具有”在运行期间执行这一个或多个任务的“电路系统”。这样，单元/电路/部件能够被配置成执行任务，即便单元/电路/部件当前不开启。通常，形成对应于“配置成”的结构的电路系统可以包括硬件电路。同样地，为了描述的方便，各种单元/电路/部件可以描述为执行一个任务或多个任务。这样的描述应该被解释为包括短语“配置成”。叙述被配置成执行一个或更多个任务的单元/电路/部件是明确地旨在不对那个单元/电路/部件援引35U.S.C 112第6段的解释。更一般地，任意元件的叙述都是明确地旨在不对那个元件援引35U.S.C 112第6段的解释，除非明确地记载语言“用于…的手段”(means for)或者“用于…的步骤”。具体实施方式集成电路可以包括可以采用锁存器或者触发器来储存数据或状态信息的一个或更多个功能块，诸如例如微控制器或者处理器。处理器的整体性能可以依赖于在设计中采用的触发器的具体实现。在一些处理器实现中，可以采用动态触发器来改善某些性能参数，诸如例如，数据建立时间。然而，在其他处理器实现中，功率要求或者噪声要求可能限制动态触发器的使用。当实现一些数字电路时，数字电路设计者必须经常用一个性能度量换取另一个以达到设计目标。在附图中图示并在下面描述的实施例可以提供用于减少触发器功率消耗和数据建立时间的技术。片上系统概述在图1中图示出集成电路的框图。在图示的实施例中，集成电路100包括处理器101，其通过内部总线105耦合到存储器块102和模拟/混合信号块103以及I/O块104。在各种实施例中，集成电路100可以被配置为用在桌面计算机、服务器或者移动计算应用(诸如例如，平板电脑或者膝上型计算机)中。如下面更详细描述的，在各种实施例中，处理器101可以代表执行计算操作的通用处理器。例如，处理器101可以是中央处理单元(CPU)，诸如微处理器、微控制器、专用集成电路(ASIC)或者现场可编程门阵列(FPGA)。在一些实施例中，处理设备101可以包括一个或更多个触发器106，触发器可以被配置成协助处理器101内各种功能(诸如例如，流水线)的执行。存储器块102可以包括任何合适类型的存储器，诸如例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)，只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)或闪存存储器。需要注意的是，在图1中图示的集成电路的实施例中，描述了单个存储器块。在其他实施例中，可以采用任意合适数量的存储器块。模拟/混合信号块103可以包括多种电路，包括例如，晶体振荡器、锁相环(PLL)，模拟数字转换器(ADC)和数字模拟转换器(DAC)(均未示出)。在其他实施例中，模拟/混合信号块103可以被配置成包含片上电源和稳压器来执行功率管理任务。在一些实施例中，模拟/混合信号块103还可以包括可以被配置用于与无线网络操作的射频(RF)电路。I/O块104可以被配置成在集成电路100与一个或更多个外围设备之间协调数据传输。这样的外围设备可以包括但不限于储存设备(例如，基于磁介质或光介质的储存设备，包括硬驱、磁带驱动器、CD驱动器、DVD驱动器等)、音频处理子系统或任意其他合适类型的外围设备。在一些实施例中，I/O块104可以被配置成实现通用串行总线(USB)协议或者IEEE 1394协议的版本。I/O块104还可以被配置成协调集成电路100与经由网络耦合到集成电路100的一个或更多个设备(例如，其他计算机系统或者集成电路)之间的数据传输。在一种实施例中，I/O块104可以被配置成执行实现以太网(IEEE 802.3)联网标准(诸如例如，千兆以太网或万兆以太网)所需要的数据处理，但是可以构想到，可以实现任意合适的联网标准。在一些实施例中，I/O块104可以被配置成实现多个离散网络接口端口。处理器概述现在转到图2，示出处理器200的实施例的框图。在一些实施例中，处理器200可以对应于如图1中图示的SoC 100的处理器101。在图示的实施例中，处理器200包括提取控制单元201、指令缓存202本文档来自技高网...

【技术保护点】
一种装置，包括：输入电路，配置成依赖于接收的数据生成互补数据；输出电路，配置成依赖于时钟信号储存所述互补数据；时钟电路，配置成依赖于所述时钟信号和所述互补数据生成一个或更多个内部时钟，其中，所述一个或更多个内部时钟包括第一内部时钟和第二内部时钟；以及反馈电路，配置成依赖于所述一个或更多个内部时钟保持所述互补数据的数据状态；其中，所述输入电路包括上拉网络和下拉网络，其中所述上拉网络由所述第二内部时钟使能并且所述下拉网络由所述第一内部时钟使能。

【技术特征摘要】
【国外来华专利技术】2014.03.13 US 14/209,1441.一种装置，包括：输入电路，配置成依赖于接收的数据生成互补数据；输出电路，配置成依赖于时钟信号储存所述互补数据；时钟电路，配置成依赖于所述时钟信号和所述互补数据生成一个或更多个内部时钟，其中，所述一个或更多个内部时钟包括第一内部时钟和第二内部时钟；以及反馈电路，配置成依赖于所述一个或更多个内部时钟保持所述互补数据的数据状态；其中，所述输入电路包括上拉网络和下拉网络，其中所述上拉网络由所述第二内部时钟使能并且所述下拉网络由所述第一内部时钟使能。2.如权利要求1所述的装置，其中，所述反馈电路包括上拉器件和下拉器件，其中，所述上拉器件由所述第一内部时钟控制并且所述下拉器件由所述第二内部时钟控制。3.如权利要求1所述的装置，其中，所述输出电路进一步配置成依赖于所储存的互补数据生成输出数据。4.一种方法，包括：由输入电路依赖于接收的数据生成互补数据，其中所述输入电路包括上拉网络和下拉网络；依赖于外部时钟信号和所述互补数据生成第一内部时钟和第二内部时钟；依赖于所述第一内部时钟和所述第二内部时钟激活反馈电路；依赖于所述外部时钟信号储存所述互补数据；依赖于所述第二内部时钟，解除激活所述上拉网络，并且依赖于所述第一内部时钟，解除激活所述下拉网络。5.如权利要求4所述的方法，其中，所述反馈电路包括上拉器件和下拉器件。6.如权利要求5所述的方法，还包括依赖于所述第一内部时钟激活所述上拉器件，并且依赖于所述第二内部时钟激活所述下拉器件。7.一种系统，包括：处理器；以及一个或更多个存储器；其中，所述处理器包括一个或更多个触发器；其中所述一个或更多个触发器的每一个包括：输入驱动器，配置成依赖于接收的输入数据生成互补数据；时钟电路，配置成依赖于外部时钟和所述互补数据生成第一内部...

【专利技术属性】
技术研发人员：H·M·范，申真旭，
申请(专利权)人：甲骨文国际公司，
类型：发明
国别省市：美国;US