键合晶圆制作方法技术

本发明专利技术提供了一种键合晶圆制作方法，包括如下步骤：提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；在所述键合晶圆的第二晶圆的第二面形成保护层；以及在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。本发明专利技术所提供的键合晶圆制作方法通过在键合晶圆表面沉积氮化物或氮氧化物的保护层，防止后续工艺中键合晶圆上器件结构受到的等离子体损伤。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种键合晶圆制作方法。
技术介绍
经过半个世纪的高速发展，微电子技术和依托于微电子技术的信息技术已经对人类社会的发展产生了革命性的影响。然而，当今必须面对的问题是：传统晶体管的物理极限不断逼近，更小特征尺寸的制造技术越来越困难，集成电路的功耗不断增大，晶圆厂的投资迅速攀升。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。三维集成电路的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案。所谓三维集成电路，广义上是指将具有集成电路的晶圆经过键合工艺形成键合晶圆，通过穿透晶圆的三维结构互连实现多层之间的电信号连接。三维集成电路能够实现更小的芯片面积、更短的芯片间互连、更高的数据传输带宽以及不同工艺技术的异质集成，从而大幅度降低芯片功耗，减小延时，提高性能，扩展功能，并为实现复杂功能的片上系统(SOC)提供可能。然而在形成键合晶圆的后续工艺中，比如硅通孔工艺(TSV)、焊盘形成(PAD formation)等，往往需要使用等离子体，导致键合晶圆中的器件容易受到等离子体损伤，影响产品性能。
技术实现思路
本专利技术的目的在于提供一种键合晶圆制作方法，以解决现有的工艺中键合晶圆中的器件受到等离子体损伤的问题。为解决上述技术问题，本专利技术提供一种键合晶圆制作方法，包括如下步骤：提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；在所述键合晶圆的第二晶圆的第二面形成保护层；以及在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。优选的，在所述键合晶圆制作方法中，所述第一晶圆为载体晶圆，所述载体晶圆上设置有电路结构，所述第二晶圆为器件晶圆，所述器件晶圆上设置有器件结构。优选的，在所述键合晶圆制作方法中，所述键合工艺为共晶键合、金属热压键合、硅熔融键合以及聚合物粘合键合中的一种。优选的，在所述键合晶圆制作方法中，在形成保护层之前，还包括：对所述键合晶圆的第二晶圆的第二面进行减薄处理。优选的，在所述键合晶圆制作方法中，所述减薄处理包括刻蚀减薄和/或化学机械研磨，所述减薄处理所减薄的厚度为500um～800um。优选的，在所述键合晶圆制作方法中，所述保护层为氮化硅或氮氧化硅。优选的，在所述键合晶圆制作方法中，所述保护层的厚度为优选的，在所述键合晶圆制作方法中，所述保护层通过化学气相沉积工艺形成，所述化学气相沉积工艺采用的温度范围为300℃～400℃。优选的，在所述键合晶圆制作方法中，所述后续工艺包括硅通孔工艺(TSV)或焊盘形成(PAD formation)。优选的，在所述键合晶圆制作方法中，所述第一晶圆与所述第二晶圆中至少有一个是已完成的键合晶圆。本专利技术所提供的键合晶圆制作方法可以应用于不同的键合晶圆，通过在键合晶圆表面沉积氮化物或氮氧化物，防止键合晶圆的器件结构在后续工艺中受到等离子体的影响，减少键合晶圆的器件结构在后续工艺中受到的等离子体损伤，减少器件结构的缺陷与游离电荷，从而提升产品性能。附图说明图1是本专利技术实施例的键合晶圆制作方法的流程示意图；图2～图6是本专利技术实施例的键合晶圆制作方法中键合晶圆的剖面示意图。具体实施方式为了清楚，不描述实际实施例的全部特征，在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图具体地描述本专利技术，根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。为解决上述技术问题，本专利技术提供一种键合晶圆制作方法，如图1所示，包括如下步骤：S1：提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；S2：在所述键合晶圆的第二晶圆的第二面形成保护层；以及S3：在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。下面参考图1所示步骤结合键合晶圆的剖面示意图更详细的介绍本实施例的键合晶圆制作方法。如图2所示，首先，提供第一晶圆10，本实施例中，所述第一晶圆10为载体晶圆，所述载体晶圆上设置有电路结构11，所述电路结构11包括组合逻辑电路、时序逻辑电路，通过所述电路结构11为晶圆的键合提供连接载体。如图3所示，接着，提供第二晶圆20，本实施例中，所述第二晶圆20为器件晶圆，所述器件晶圆上设置有与所述电路结构11对应的器件结构21，所述器件结构21包括微机电系统(MEMS)、存储器(Memory)和感应器(Sensor)等，所述器件结构具有微系统、存储、传感器等功能。如图4所示，接着，在所述第一晶圆10的第一面与所述第二晶圆20的第一面进行键合工艺形成键合晶圆，键合晶圆能够提高芯片的功能且不受单个芯片制造工艺的限制，还能缩短功能芯片之间的金属互连，以有效地减小发热、功耗、延迟等性能，所述键合工艺为共晶键合、金属热压键合、硅熔融键合以及聚合物粘合键合中的一种。如图5所示，接着，在所述第二晶圆20的第二面形成保护层30，优选的，采用化学气相沉积工艺。所述保护层30优选为氮化物或氮氧化物，例如氮化硅或氮氧化硅，氮化硅和氮氧化硅具有较好的隔绝等离子体电荷、水气等的能力，通过所述保护层30防止后续工艺中第二晶圆20的器件结构受到等离子损伤。优选的，所述保护层30的厚度为通过所述厚度的保护层能很好的隔离等离子体从而起到保护所述器件结构的作用，所述保护层30的厚度越厚其隔离等离子体的能力越强，但是会增加工艺的难度，所述保护层30的厚度太低则起不到足够的保护作用，可以根据需要进行设置，所述化学气相沉积工艺沉积所述保护层30采用的温度范围为300℃～400℃，实验发现，在此温度区间内效果较佳。接着，进行后续工艺，所述后续工艺包含采用等离子体的工艺，例如采用等离子体的工艺的硅通孔工艺(TSV)或焊盘形成(PAD formation)，通常需要进行高能量等离子体的干法蚀刻，如图6所示，在本实施例中，通过硅通孔工艺形成所需要的通孔结构40，所述通孔结构40将所述电路结构11和所述器件结构21电连接，通过所述硅通孔工艺实现键合晶圆内的垂直互连。较佳方案中，在晶圆之间完成键合工艺之后，对所述键合晶圆的第二晶圆20的第二面进行减薄处理，包括对所述键合晶圆的第二晶圆20的第二面进行的刻蚀和/或化学机械研磨，使所述键合晶圆降低厚度或使其表面达到后续工艺的平坦度，所述减薄处理所减薄的厚度为500um～800um，从而达到晶圆平坦度以及厚度的要求。优选的，所述第一晶圆10与所述第二晶圆20中至少有一个是已完成的键合晶圆，也就是说，本专利技术公开的键合晶圆制作方法还包括依次键合的第三晶圆至第N晶圆，即第一晶圆和/或第二晶圆为已完成的键合晶圆，再进一步进行键合形成更复杂的结构，在不同晶圆之间通过共晶键合或聚合物本文档来自技高网...

【技术保护点】
一种键合晶圆制作方法，其特征在于，包括如下步骤：提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；在所述键合晶圆的第二晶圆的第二面形成保护层；以及在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。

【技术特征摘要】
1.一种键合晶圆制作方法，其特征在于，包括如下步骤：提供第一晶圆和第二晶圆，并在所述第一晶圆的第一面与所述第二晶圆的第一面进行键合工艺形成键合晶圆；在所述键合晶圆的第二晶圆的第二面形成保护层；以及在所述键合晶圆的第二晶圆的第二面进行后续工艺，所述后续工艺包含采用等离子体的工艺。2.如权利要求1所述的键合晶圆制作方法，其特征在于，所述第一晶圆为载体晶圆，所述载体晶圆上设置有电路结构，所述第二晶圆为器件晶圆，所述器件晶圆上设置有器件结构。3.如权利要求1所述的键合晶圆制作方法，其特征在于，所述键合工艺为共晶键合、金属热压键合、硅熔融键合以及聚合物粘合键合中的一种。4.如权利要求1所述的键合晶圆制作方法，其特征在于，在形成保护层之前，还包括：对所述键合晶圆的第二晶圆...

【专利技术属性】
技术研发人员：邹文，胡胜，王喜龙，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42