一种超级结终端的设计方法技术

本发明专利技术属于超级结技术领域，公开了一种超级结终端的设计方法，用于解决现有技术无法确定P型杂质区域和N型重掺杂区域之间的最小距离而导致芯片面积大的问题。本发明专利技术该超级结终端包括N型掺杂衬底，所述N型掺杂衬底上设置有P型杂质区域和N型重掺杂区域，所述N型重掺杂区域与N型掺杂衬底连接，所述P型杂质区域和N型重掺杂区域之间最小距离的计算方法为：对于硅器件P型杂质区域和N型重掺杂区域之间的距离为：2.67×1010ND‑7/8≤Space≤1.1×2.67×1010ND‑7/8。本发明专利技术在保证击穿电压不降低的情况下，得到P型杂质区域和N型重掺杂区域之间的最小距离，从而减小芯片的面积。

【技术实现步骤摘要】

本专利技术属于超级结
，具体公开了一种超级结终端的设计方法。
技术介绍
硅功率器件的击穿电压和导通电阻有如下关系：；由该公式可知，导通电阻正比于击穿电压的2.5次方。击穿电压增加1倍，导通电阻变为原来的4.7倍，这使得高压使用的场景（如要求击穿电压在600V以上），器件的导通电阻变得无法接受。超级结是一种能够显著减小器件导通电阻的结构，它利用在漂移区掺入具有互补类型的杂质（如在N型漂移区中掺入P型杂质），可以大大减小导通电阻，实现导通电阻正比于击穿电压（即）。现有技术中，关于超级结终端的技术文献也较多，例如申请号为201110295521.0的专利技术专利公开了一种超级结结构、超级结MOS晶体管及其制造方法，在n 型外延层中具有多根p 型立柱，每相邻的两根p 型立柱之间的n 型外延层作为一根n 型立柱；这样在n 型外延层中便形成了交替排列的多根p 型立柱和n 型立柱，即超级结结构；每根p 型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；p 型立柱的每一段中，p 型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减；每根n 型立柱中的掺杂浓度在纵向上呈不均匀分布，且下方的掺杂浓度大于或等于上方的掺杂浓度；在超级结结构的底部，p 型立柱中p 型杂质总量小于n 型立柱中n 型杂质总量；在超级结结构的顶部，p 型立柱中p 型杂质总量大于n 型立柱中n 型杂质量。申请号为201110407746.0的专利技术专利公开了一种超级结器件，在超级结器件的中间区域为电流流动区，电流流动区包含多个并行排列的电流流动区沟槽；超级结器件的终端保护结构成方形环绕于电流流动区的外周，超级结器件的终端保护结构包括多个短沟槽，短沟槽同电流流动区沟槽相分离；其中，位于电流流动区沟槽上方及下方的短沟槽平行于电流流动区沟槽，位于电流流动区沟槽左侧及右侧的短沟槽垂直于电流流动区沟槽；电流流动区沟槽及短沟槽形成于掺杂硅外延层中，在电流流动区沟槽及短沟槽中填充有同掺杂硅外延层反型的掺杂硅；各短沟槽的长度大于掺杂硅外延层的厚度。申请号为20121039893.3的专利技术专利公开了一种超级结器件，包括：具有第一导电类型的半导体基底；形成于半导体基底上的具有第一导电类型的半导体外延层；在半导体外延层上形成有电流流动区和终端结构；电流流动区包括多个平行排列的第一沟槽；每两个相邻的第一沟槽间的距离都相同，各第一沟槽的宽度都相同；终端结构包括多个平行排列且呈环状结构的第二沟槽，各第二沟槽依次环绕于电流流动区的四周；在俯视平面上，各第二沟槽为矩形的四角有拐角连线的环状结构，各第二沟槽包括二个相互平行的第一平行边、二个相互平行的第二平行边、四个拐角连线，第一平行边和第二平行边垂直，四个拐角连线分别连接一个第一平行边和一个第二平行边；各第一沟槽和各第二沟槽的第一平行边平行；各拐角连线由多条第一短边和多条第二短边相连而成，各第一短边都和第一平行边平行，各第二短边都和第二平行边平行；各拐角连线的一端通过一条第二短边和第一平行边相连、另一端通过一条第一短边和第二平行边相连；各拐角连线的中间位置处的各第一短边和各第二短边呈交替连接的结构，各拐角连线的不同位置处的各第一短边和各第二短边的长度能够相同或不同，各拐角连线的同一侧的不同位置处的连接点位于同一条弧线上，该弧线相对于电流流动区呈外凸结构；各第一沟槽的侧壁和底部的晶面指数、各第二沟槽各位置处的侧壁和底部的晶面指数和半导体基底的晶面指数属于同一晶面族；在各第一沟槽和各第二沟槽中都填充有第二导电类型的半导体外延材料，由填充于各第一沟槽和各第二沟槽中的第二导电类型的半导体外延材料组成各第二导电类型柱层，各第二导电类型柱层之间的第一导电类型的半导体外延层组成各第一导电类型柱层，各第一导电类型柱层和各第二导电类型柱层呈交替排列的结构。结合附图1和附图2，下面以N型超级结MOS管为例进行介绍，N型超级结MOS管通常由N型衬底，在某些区域添加P型杂质，以降低导通电阻。1为P型杂质，它是用来横向跟N型漂移区耗尽，从而可以同时实现高的掺杂浓度和高的击穿电压。P型杂质通常有两种实现方式，一种是通过多次外延形成，另外一种是通过挖槽和P型硅填入形成的。2为N型重掺杂区域，掺杂的剂量通常是在1e15/cm2以上，它是用来连接N型衬底，作为电场的截至区域和提供一个固定的电位。P型杂质和N型重掺杂区域之间有一个间距，如图1和图2中的Space，这是一个P-N结，有一个耗尽区，需要承受一定的电场，这个距离太近，会造成器件击穿电压的降低；这个距离太远，会增大芯片的面积。然而，现有技术中没有关于P型杂质和N型重掺杂区域之间的最小距离的算法，为了保证器件击穿电压满足条件，都会将这个距离设置的较大，导致增加了芯片面积。
技术实现思路
本专利技术为了解决现有技术无法确定P型杂质区域和N型重掺杂区域之间的最小距离而导致芯片面积大的问题，而提供一种超级结终端设计方法，在保证击穿电压不降低的情况下，得到P型杂质区域和N型重掺杂区域之间的最小距离，从而减小芯片的面积。为解决上述技术问题，本专利技术所采用的技术方案是：一种超级结终端的设计方法，其特征在于，该超级结终端包括N型掺杂衬底，所述N型掺杂衬底上设置有P型杂质区域和N型重掺杂区域，所述N型重掺杂区域与N型掺杂衬底连接，所述P型杂质区域和N型重掺杂区域之间需要有一定的距离，P型杂质区域和N型重掺杂区域之间的距离为；对于硅器件P型杂质区域和N型重掺杂区域之间的距离（Space）为：2.67×1010ND-7/8≤Space≤1.1×2.67×1010ND-7/8；对于碳化硅器件P型杂质区域和N型重掺杂区域之间的距离（Space）为：1.82×1010ND-7/8≤Space≤1.1×1.82×1010ND-7/8；其中公式中ND为N型掺杂衬底的掺杂浓度。对于硅器件，如果N型掺杂衬底的掺杂浓度ND为2e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为11μm；如果N型掺杂衬底的掺杂浓度ND为4e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为6.0μm；如果N型掺杂衬底的掺杂浓度ND为1e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为2.7μm。这个最小距离对应的是当P-N结的界面到达最大的临界电场的时候（这个时候器件会发生击穿），所对应的最大耗尽区的宽度。超过这个距离，耗尽区的宽度不会增加，对增加器件的击穿电压能力不起作用，但是会增加面积。如果小于这个距离，有可能造成器件的击穿电压降低，对器件性能有不利的影响。所述N型重掺杂区域是一正方形或者为弧形。所述N型重掺杂区域上方设置有多晶硅，所述多晶硅浮空或者与N型重掺杂区域连接在一起。所述N型重掺杂区域上方设置有金属，所述金属浮空或者与N型重掺杂区域连接在一起。所述N型重掺杂区域上方设置有金属和多晶硅，所述金属和多晶硅浮空或者与N型重掺杂区域连接在一起。所述P型杂质区域的上方设置有多晶硅，所述多晶硅浮空或者与P型杂质区域连接在一起。所述P型杂质区域的上方设置有金属，所述金属浮空或者与P型杂质区域连接在一起。所述本文档来自技高网...

【技术保护点】
一种超级结终端的设计方法，其特征在于，该超级结终端包括N型掺杂衬底，所述N型掺杂衬底上设置有P型杂质区域和N型重掺杂区域，所述N型重掺杂区域与N型掺杂衬底连接，所述P型杂质区域和N型重掺杂区域之间需要有一定的距离，P型杂质区域和N型重掺杂区域之间的距离为；对于硅器件P型杂质区域和N型重掺杂区域之间的距离（Space）为：2.67×1010ND‑7/8≤Space≤1.1×2.67×1010ND‑7/8；对于碳化硅器件P型杂质区域和N型重掺杂区域之间的距离（Space）为：1.82×1010ND‑7/8≤Space≤1.1×1.82×1010ND‑7/8；其中公式中ND为N型掺杂衬底的掺杂浓度。

【技术特征摘要】
1.一种超级结终端的设计方法，其特征在于，该超级结终端包括N型掺杂衬底，所述N型掺杂衬底上设置有P型杂质区域和N型重掺杂区域，所述N型重掺杂区域与N型掺杂衬底连接，所述P型杂质区域和N型重掺杂区域之间需要有一定的距离，P型杂质区域和N型重掺杂区域之间的距离为；对于硅器件P型杂质区域和N型重掺杂区域之间的距离（Space）为：2.67×1010ND-7/8≤Space≤1.1×2.67×1010ND-7/8；对于碳化硅器件P型杂质区域和N型重掺杂区域之间的距离（Space）为：1.82×1010ND-7/8≤Space≤1.1×1.82×1010ND-7/8；其中公式中ND为N型掺杂衬底的掺杂浓度。2.根据权利要求1所述的超级结终端的设计方法，其特征在于，对于硅器件，如果N型掺杂衬底的掺杂浓度ND为2e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为11μm；如果N型掺杂衬底的掺杂浓度ND为4e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为6.0μm；如果N型掺杂衬底的掺杂浓度ND为1e15cm-3时，硅器件P型杂质区域和N...

【专利技术属性】
技术研发人员：曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东;44