三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法技术

三角积分调制器包含有信号相减电路、回路滤波器、量化器、数字模拟转换器以及控制电路。信号相减电路用以将模拟输入信号减去模拟反馈信号，以产生差值信号；回路滤波器用以对差值信号进行滤波操作，以产生滤波信号；量化器用以将滤波信号量化为数字输出信号，其中量化器的至少一固有电路特性会因应数字码输入而被调整；数字模拟转换器用以根据数字输出信号来产生模拟反馈信号；以及控制电路用以产生数字码输入至量化器，以设定额外回路延迟补偿。

【技术实现步骤摘要】
【国外来华专利技术】相关专利申请的交叉引用本专利技术要求美国暂时申请号61/929,688(申请日2014年1月21日，标题为“用于在三角积分调制器中进行额外回路延迟补偿的方法以及装置”)的优先权，所述申请案的所有内容以引用方式纳入。
本专利技术所提供的实施例关于将模拟信号转换为数字信号的范畴，尤其是关于在三角积分(delta-sigma，简称Δ∑)调制器中提供额外延迟补偿的方法以及装置。
技术介绍
多年来，模拟技术在信号处理的领域的占有重要的地位，而数字技术也逐渐在此领域发展。模拟数字转换器系用以将模拟信号转换为数字信号，使得信号可在数字域(digital domain)下进行处理。举例来说，三角积分模拟数字转换器(Δ∑analog-to-digital convertor，Δ∑ADC)可用来在大范围的频率中转模拟信号。一般来说，三角积分模拟数字转换器的核心部份为三角积分调制器，该三角积分调制器用以对模拟输入信号进行数字化\\量化，以及降低低频噪声。在此阶段，架构会实施噪声整形(noise shaping)功能，以将低频噪声(例如量化噪声)推往带内(in-band，例如目标频带)以外的高频。由于三角积分调制器可进行噪声整形，因此适用于低频以及高频的应用。众所周知地，连续时间(continuous-time)三角积分调制器需要进行操作来补偿由量化器延迟、数字模拟转换器的切换延迟以及在回路滤波器中的积分器的有线增益带宽而导致的三角积分调变回路中的信号延迟。如果时间误差会透过该反馈DAC持续累积在该回路滤波器中的积分器，则会导致连续时间三角积分调制器的整体效能有衰减的现象。有几种常见的方法用于进行补偿，而这些方法可一并地视为“额外回路延迟(excess loop delay，ELD)补偿”。然而，现有的数字额外回路延迟补偿方法并不适用于高时钟速率下的三角积分调制器。举例来说，当时钟速率超过2GHz时，用来满足操作限制的功率大小考能会严重地限制该现有的数字额外回路延迟补偿方法的实用性。
技术实现思路
本专利技术的实施例提供了用以在三角积分调制器中进行额外延迟补偿的方法以及相关装置。本专利技术的第一实施例提供了一种三角积分调制器，该三角积分调制器包含有信号相减电路、回路滤波器、量化器、数字模拟转换器以及控制电路。该信号相减电路用以将模拟输入信号减去模拟反馈信号，以产生差值信号；该回路滤波器用以对该差值信号进行滤波操作，以产生滤波信号；该量化器用以将该滤波信号量化为数字输出信号，其中该量化器的至少一固有电路特性会因应数字码输入而被调整；该数字模拟转换器(digital-to-analog converter，DAC)用以根据该数字输出信号来产生该模拟反馈信号；以及该控制电路用以产生该数字码输入至该量化器，以设定额外回路延迟(excess loop delay，ELD)补偿。本专利技术的第二实施例提出了一种模拟数字转换电路，该模拟数字转换电路包含有量化器以及控指电路。该量化器用以将模拟信号量化为数字信号，其中该量化器包含有：多个比较器，该多个比较器中每一比较器接收该模拟信号以及具有作为用以与该模拟信号进行比较的临界电平的数字控制比较器偏移。该控制电路，包含有：多个多工器，分别耦接于该多个比较器，其中该多个多工器中每一多工器系用以接收多个候选数字码以及输出该多个候选数字码之一至相对应的比较器，以及该多个比较器的多个数字控制比较器偏移系分别由产生自该多个多工器的数字码来设定。本专利技术的第三实施例提出了一种三角积分调变方法，该三角积分调变方法包含有：对模拟输入信号减去模拟反馈信号，以产生差值信号；对该差值信号进行滤波操作，以产生滤波信号；对量化器产生数字码输入，以设定额外回路延迟(excess loop delay，ELD)补偿；根据该数字码输入来调整该量化器的至少一固有电路特性；利用该量化器来将该滤波信号量化为数字输出信号；以及基于该数字输出信号来进行数字模拟转换操作，以产生该模拟反馈信号。本专利技术的第四实施例提出了一种模拟数字转换方法，该模拟数字转换方法包含有：利用量化器来将模拟信号量化为数字信号，其中该量化器包含有：多个比较器，该多个比较器中每一比较器接收该模拟信号以及具有作为与该滤波信号进行比较的临界电平的数字控制比较器偏移；以及分别产生多个数字码至该多个比较器，其中该多个数字码中每一数字码系透过接收多个候选数字码以及从该多个候选数字码选取候选数字码来作为传送至相对应的比较器的数字码来产生；以及分别根据该多个数字码来设定该多个比较器的多个数字控制比较器偏移。附图说明图1为根据本专利技术一实施例的使用额外延迟补偿架构的三角积分调制器的示意图。图2为图1所示的模拟数字转换电路的范例的示意图。图3为使用两种方法来设定比较器偏移的动态比较器的电路图。图4为根据本专利技术一范例的在一系数被一值所设定的情况下的被数字码群组所控制的比较器偏移的示意图。图5为根据本专利技术一范例的在一系数被另一值所设定的情况下的被数字码群组所控制的比较器偏移的示意图。图6为根据本专利技术一范例的在一系数被再另一值所设定的情况下的被数字码群组所控制的比较器偏移的示意图。具体实施方式在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」系为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此系包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。图1为根据本专利技术一实施例的使用额外延迟(excess loop delay，ELD)补偿架构的三角积分调制器的示意图。三角积分调制器100为连续时间三角积分调制器，并且包含信号相减电路102、回路滤波器104、量化器106、一控制电路108以及数字模拟转换器(digital-to-analog converter，DAC)110。信号相减电路102可为加法器(例如可利用差动放大器来进行模拟信号的相减操作)。信号相减电路102用以对模拟输入信号VIN减去模拟反馈信号VFB，以产生差值信号VS。回路滤波器104可包含或多个积分器/共振器。回路滤波器104系用以对差值信号VS进行滤波操作，以产生滤波信号VS’。量化器106以及控制电路108的组合可视为其中集成额外回路延迟补偿的模拟数字转换电路112。量化器106受控于被控制电路108，并且用以将滤波信号VS’量化(亦即数字化)为数字输出信号DOUT。在本实施例中，在控制电路108的控制之下，额外回路延迟补偿会以缩放因子(或称“系数”α)来于量化器106进行。数字模拟转换器110位于量化器106的输出以及信号相减电路102的输入之间的反馈路径上，并且用以根据数字输出信号DOUT来进行数字模拟转换操作，并且据以产生模拟反馈信号VFB至信号相减电路102。信号相减电路102、回路滤波器104以及数字模拟转换器110可采用现有的设计架构来实本文档来自技高网...

【技术保护点】
一种三角积分调制器，其特征在于，包含有：信号相减电路，用以将模拟输入信号减去模拟反馈信号，以产生差值信号；回路滤波器，用以对该差值信号进行滤波操作，以产生滤波信号；量化器，用以将该滤波信号量化为数字输出信号，其中该量化器的至少一固有电路特性会因应数字码输入而被调整；数字模拟转换器，用以根据该数字输出信号来产生该模拟反馈信号；以及控制电路，用以产生该数字码输入至该量化器，以设定额外回路延迟补偿。

【技术特征摘要】
【国外来华专利技术】2014.01.21 US 61/929,6881.一种三角积分调制器，其特征在于，包含有：信号相减电路，用以将模拟输入信号减去模拟反馈信号，以产生差值信号；回路滤波器，用以对该差值信号进行滤波操作，以产生滤波信号；量化器，用以将该滤波信号量化为数字输出信号，其中该量化器的至少一固有电路特性会因应数字码输入而被调整；数字模拟转换器，用以根据该数字输出信号来产生该模拟反馈信号；以及控制电路，用以产生该数字码输入至该量化器，以设定额外回路延迟补偿。2.如权利要求1所述的三角积分调制器，其特征在于，该额外回路延迟补偿通过对该量化器的输入进行模拟相减操作来实现。3.如权利要求1所述的三角积分调制器，其特征在于，该量化器的硬件组态因应该数字码输入而被调整，进以调整该量化器的该至少一固有电路特性。4.如权利要求1所述的三角积分调制器，其特征在于，该量化器的该至少一固有电路特性包含该量化器本身所具有的临界电平设定。5.如权利要求1所述的三角积分调制器，其特征在于，该量化器包含多个比较器，该多个比较器中的每一比较器接收该滤波信号以及作为与该滤波信号进行比较的一临界电平的数字控制比较器偏移；该数字码输入包含多个数字码；以及该多个比较器的多个数字控制比较器偏移分别基于该多个数字码来设定。6.如权利要求5所述的三角积分调制器，其特征在于，该控制电路包含有：多个多工器，分别耦接于该多个比较器，其中该多个多工器中的每一多工器用以接收多个候选数字码以及输出该多个候选数字码之一至相对应的比较器。7.如权利要求6所述的三角积分调制器，其特征在于，该额外回路延迟补偿使用一系数来执行；以及该控制电路另包含有：数字码设定电路，用以根据该系数来动态地调整被该多个多工器中的每一多工器所接收的该多个候选数位码。8.如权利要求7所述的三角积分调制器，其特征在于，该系数不受限于2的幂次值。9.一种模拟数字转换电路，其特征在于，包含有：量化器，用以将模拟信号量化为数字信号，其中该量化器包含有：多个比较器，其中该多个比较器中的每一比较器接收该模拟信号以及作为用以与该模拟信号进行比较的临界电平的数字控制比较器偏移；以及控制电路，包含有：多个多工器，分别耦接于该多个比较器，其中该多个多工器中的每一多工器用以接收多个候选数字码以及输出该多个候选数字码之一至相对应的比较器，以及该多个比较器的多个数字控制比较器偏移分别由产生自该多个多工器的多个数字码来设定。10.如权利要求9所述的模拟数字转换电路，其特征在于，该...

【专利技术属性】
技术研发人员：罗启伦，史黛西·何，
申请(专利权)人：联发科技新加坡私人有限公司，
类型：发明
国别省市：新加坡;SG