具有聚合物芯的VTFT制造技术

晶体管包括在基底上的聚合物材料柱。覆盖柱的无机材料盖延伸超出柱的边以限定凹形轮廓。保形传导材料栅极层在凹形轮廓内的柱的边上方。保形绝缘材料层在凹形轮廓内的栅极层上。保形半导体材料层在凹形轮廓内的绝缘材料层上。第一电极与在盖上方的半导体层的第一部分接触。第二电极与在基底上方且不在柱上方的半导体层的第二部分接触，并且与在凹形轮廓内的柱的边相邻，以使得当与基底表面正交测量时，第一电极和第二电极之间的距离大于零。

【技术实现步骤摘要】
【国外来华专利技术】专利
本专利技术总体上涉及半导体器件，并且特别是涉及晶体管器件。专利技术背景现代电子系统通常需要电学和光学活性材料的多个图案化的层，有时在相对大的基底上方。电子设备，例如射频识别(RFID)标签、光伏设备，以及光学和化学传感器，要求在其电子电路中的某种程度的图案化。平板显示器，例如液晶显示器或电致发光显示器，依靠准确图案化的顺序层来形成背板的薄膜组件。这些电子组件包括电容器、晶体管和电源总线。光刻图案化方法和选择性蚀刻工艺的常见组合具有若干缺点，包括高成本、用大基底的困难和选择性蚀刻工艺的复杂性。使用传统加工方法可获得的特征尺寸受到光刻工具的分辨率的限制。目前用于大面积显示器背板的最小特征尺寸为约0.5微米，并且要求昂贵的高端装置。用较不昂贵的装置的大面积基底的最小特征尺寸可大得多。高速电路操作需要具有高驱动电流的TFT，并且许多应用额外地要求以低电压操作获得驱动电流。众所周知的是，TFT性能通过减小沟道长度而改善。为超越特征尺寸的曝光限制，目前正在研究各种构造的垂直晶体管。在垂直TFT构造中，沟道垂直于基底形成，并且因此沟道长度(L)可通过晶体管中的层的高度来控制。制造VTFT中的当前工作在产生短沟道长度的器件的同时，已另外使用包含复杂半导体工艺的标准光刻技术。例如，由于目前不可能将图案直接置于相对于基底表面垂直的壁上，所以已使用合适的临时填充材料部分填入沟槽来实现垂直壁的图案化。临时填充材料充当位于下方的那部分壁的掩模，同时允许加工在临时填充材料上方的壁。例如，当氧化物仅在临时填充材料下方的垂直壁上沉积时，该氧化物首先在浮雕(relief)的整个表面上沉积或产生。浮雕或沟槽起初完全填充有合适的临时填充材料。随后使所述临时填充材料凹回至正好覆盖期望氧化物的深度。在除去未覆盖部分的氧化物之后，除去剩余临时填充材料。当必要的是氧化物仅在垂直壁的上部区域中沉积或产生时，首先在整个浮雕图案的整个表面上方提供蚀刻停止层，例如，氮化物层。易受定向蚀刻影响的不同的材料，例如多晶硅，用于填充浮雕，并被蚀刻回远至最终垂直氧化物的所需覆盖深度。在将蚀刻停止层从壁的未填充部分去除后，使用热技术使氧化物在未覆盖区域中沉积或产生。接着，将氧化物各向异性蚀刻，这从水平(方向)除去沉积的氧化物。在这之后除去填充材料，并随后除去蚀刻停止层。考虑到复杂的现有工艺，持续有需要提供半导体器件构造，其包括图案化的垂直或倾斜的器件表面。还持续有需要提供简单的制造技术，其能够加工半导体器件的小器件特征，而不要求垂直TFT的高分辨率对齐和小间隙印刷。还持续有需要通过改善该器件的串联电阻来提供更高电流的半导体器件。为维持缩小沟道尺寸时的可接受的器件性能，典型的是使层厚度与器件尺寸成比例(scale)。例如，在常规生产中，具有90 nm和更短的沟道长度的CMOS通常利用小于10 nm的介电层厚度。虽然存在许多用于沉积介电材料的工艺，但极少工艺在这些厚度下产生高品质的膜。原子层沉积(ALD)是当伴随优化的工艺条件使用时，既保形又已知为产生高品质薄层的工艺。在ALD工艺中，通常在单独的阶段中将两种分子前体引入ALD反应器内。美国专利申请公开2005/0084610 (Selitser)描述了大气压原子层化学气相沉积方法，其包括用于该方法各阶段的单独的室，并且一系列分开的注射器围绕旋转的环形基底支架轨道隔开。空间依赖性ALD方法可使用一种或更多种更详细描述于以下文献中的系统或方法来完成：WO 2008/082472 (Cok)、美国专利申请公开2008/0166880 (Levy)、2009/0130858 (Levy)、2009/0078204 (Kerr等人)、2009/0051749 (Baker)、2009/0081366 (Kerr等人)和美国专利7,413,982 (Levy)、7,456,429 (Levy)和7,789,961 (Nelson等人)、7,572,686 (Levy等人)，其公开内容通过引用以其整体由此并入。对ALD结合被称作选择性区域沉积(SAD)的技术有越来越大的兴趣。正如名称所暗示的，选择性区域沉积涉及处理基底的部分以使得材料仅沉积在所需的或所选的那些区域中。Sinha等人(J. Vac. Sci. Technol. B 24 6 2523-2532 (2006))已评论，选择性区域ALD要求掩蔽或“保护”表面的指定区域，以防止在那些选定区域内的ALD反应，从而确保ALD膜仅在所需的未掩蔽区域上成核和生长。还可能具有SAD工艺，其中表面区域的选定区域以膜仅在活化区域上沉积的此种方式被“活化”或表面改性。选择性区域沉积技术存在许多潜在优点，例如消除用于膜图案化的蚀刻工艺，减少所需的净化步骤的数目，或图案化难以蚀刻的材料。将图案化和沉积半导体结合的一种方法示出在Conley等人的题为“METHOD TO PERFORM SELECTIVE ATOMIC LAYER DEPOSTION OF ZINC OXIDE”的美国专利号7,160,819中。Conley等人讨论了用于在硅晶片上图案化氧化锌的材料。然而没有提供关于使用其它基底或针对其它金属氧化物的结果的信息。SAD工作迄今集中于沉积期间图案化单一材料的问题上。仍然存在结合多个SAD步骤来形成工作器件的问题。用于构建完整器件的工艺需要能够控制关键界面的性质，特别是在场效应器件如TFT中。因此，仍然需要用于简化垂直TFT的制造的新颖的工艺。还需要新颖的工艺，其使用SAD和数字图案化工艺以图案化器件，例如，具有关键垂直特征的VTFT。
技术实现思路
根据本专利技术的一方面，薄膜晶体管结构包括基底和在基底上的聚合物材料柱(post)。该柱具有从基底延伸离开至顶部的高度尺寸和沿所述高度尺寸的边。在柱的顶部为无机材料盖(cap)，该盖覆盖所述柱的顶部，并且延伸超出该柱的边以限定凹形轮廓(reentrant profile)。保形传导材料栅极层在凹形轮廓中的柱的边上方。保形绝缘材料层在凹形轮廓中的栅极层上。保形半导体材料层在凹形轮廓中的绝缘材料层上。第一电极位于与盖上方的半导体层的第一部分接触，且第二电极位于与在基底上方并且不在柱上方的半导体层的第二部分接触，且与凹形轮廓中的柱相邻。当与基底表面正交测量时，第一电极和第二电极之间的距离大于零，并且第一电极和第二电极限定具有在介于第一电极和第二电极之间的半导体层中的沟道的晶体管。附图简述在下文所呈现的本专利技术的示例性实施方案的详述中，参考以下附图，其中：图1a和1b分别为本专利技术的垂直晶体管的示例性实施方案的横截面和平面示意图；图2a和2b分别为本专利技术的垂直晶体管的柱、盖和栅极层的示例性实施方案的横截面和平面示意图；图3为使用视距沉积方法形成的本专利技术的垂直晶体管的另一示例性实施方案的横截面示意图；图4为包括较长沟道的本专利技术的垂直晶体管的另一示例性实施方案的横截面示意图；图5a和5b分别为包括额外的介电层的本专利技术的垂直晶体管的另一示例性实施方案的横截面和平面示意图；图6至11为本专利技术的垂直晶体管的柱、盖、栅极和其它材料层的示例性实施方案的横截面示意图；图12为描述形成根据本专利技术的具有聚合物柱的垂直薄膜晶体管的方法的示例性实施方案的本文档来自技高网...

【技术保护点】
一种薄膜晶体管结构，其包含：基底；在所述基底上的聚合物材料柱，所述柱具有从所述基底延伸离开至顶部的高度尺寸，所述柱具有沿所述高度尺寸的边；在所述柱的顶部的无机材料盖，所述盖覆盖所述柱的顶部，所述盖延伸超出所述柱的所述边以限定凹形轮廓；在所述凹形轮廓内的所述柱的边上方的保形传导材料栅极层；在所述凹形轮廓内的所述栅极层上的保形绝缘材料层；在所述凹形轮廓内的所述绝缘材料层上的保形半导体材料层；第一电极，其位于与所述盖上方的所述半导体层的第一部分接触；第二电极，其位于与在所述基底上方且不在所述柱上方的所述半导体层的第二部分接触，并且与在所述凹形轮廓内的所述柱的边相邻，以使得当与所述基底表面正交测量时，所述第一电极和第二电极之间的距离大于零，所述第一电极和所述第二电极限定具有在介于所述第一电极和所述第二电极之间的所述半导体层内的沟道的晶体管。

【技术特征摘要】
【国外来华专利技术】2014.03.06 US 14/198628;2014.03.06 US 14/1986581.一种薄膜晶体管结构，其包含：基底；在所述基底上的聚合物材料柱，所述柱具有从所述基底延伸离开至顶部的高度尺寸，所述柱具有沿所述高度尺寸的边；在所述柱的顶部的无机材料盖，所述盖覆盖所述柱的顶部，所述盖延伸超出所述柱的所述边以限定凹形轮廓；在所述凹形轮廓内的所述柱的边上方的保形传导材料栅极层；在所述凹形轮廓内的所述栅极层上的保形绝缘材料层；在所述凹形轮廓内的所述绝缘材料层上的保形半导体材料层；第一电极，其位于与所述盖上方的所述半导体层的第一部分接触；第二电极，其位于与在所述基底上方且不在所述柱上方的所述半导体层的第二部分接触，并且与在所述凹形轮廓内的所述柱的边相邻，以使得当与所述基底表面正交测量时，所述第一电极和第二电极之间的距离大于零，所述第一电极和所述第二电极限定具有在介于所述第一电极和所述第二电极之间的所述半导体层内的沟道的晶体管。2.权利要求1所述的结构，其进一步包含：在所述盖、所述柱的边和至少一部分的所述基底上的保形介电材料层，所述保形介电层位于至少所述栅极层和所述柱之间。3.权利要求1所述的结构，所述柱具有沿所述高度尺寸的另一边，所述盖延伸超出所述柱的另一边以限定第二凹形轮廓，并且进一步包含：第三电极，其位于与在所述基底上方且不在所述柱上方的所述半导体层的第三部分接触，并且与在所述第二凹形轮廓内的另一边相邻，以使得当与所述基底表面正交测量时，所述第一电极和第三电极之间的距离大于零，所述第一电极和所述第三电极限定具有在介于所述第一电极和所述第三电极之间的所述半导体层内的沟道的第二晶体管。4.权利要求1所述的结构，其中所述第一电极和所述第二电极为透明传导氧化物。5.权利要求1所述的结构，其中所述无机材料盖、所述保形传导材料栅极层、所述保形绝缘材料层、所述保形半导体材料层、所述第一电极和所述第二电极包括金属氧化物。6.权利要求1所述的结构，其中所述柱包含聚酯、聚醚酯、聚酰胺、聚酯酰胺、聚氨酯、聚酰亚胺、聚醚酰亚胺、聚脲、聚酰胺酰亚胺、聚苯醚、苯氧基树脂、环氧树脂、聚烯烃、聚丙烯酸酯、聚乙烯-共-乙烯醇，或其共聚物、或其混合物。7.权利要求1所述的结构，其中所述柱包含环氧树脂或聚酰亚胺。8.权利要求1所述的结构，其中所述无机材料盖包括Al2O3、SiO2、HfO、ZrO、TiO2、Ta2O5、SixNy、ZnO和掺杂的ZnO材料中的一种。9.权利要求1所述的结构，其中所述聚合物材料柱具有小于或等于10微米的从所述基底延伸离开的高度尺寸。10.权利要求1所述的结构，其中所述盖延伸超出所述柱的边的距离小于所述柱的高度。11.权利要求1所述的结构，其中所述第一电极和所述第二电极具有相同的材料组成和层厚度。12.权利要求1所述的结构，所述第一电极具有末端且所述第二电极具有末端，其中所述第一电极的末端和所述第二电极的末端垂直对齐。13.权利要求1所述的结构，其中由所述...

【专利技术属性】
技术研发人员：CR埃林格尔，SF纳尔逊，
申请(专利权)人：伊斯曼柯达公司，
类型：发明
国别省市：美国;US