存储器装置以及终止存储器系统中的多个导体的方法制造方法及图纸

本发明专利技术涉及存储器装置以及终止存储器系统中的多个导体的方法。一个此种方法包含响应于存储器装置接收到特定地址而调整所述存储器装置的接口的一个或一个以上端子的输入阻抗。一个此种设备包含经配置以响应于接收到特定地址而选择性地调整所述信号线路中的一者或一者以上所经历的输入阻抗的存储器装置。

【技术实现步骤摘要】
分案申请的相关信息本申请是申请号为PCT/US2011/047164，申请日为2011年8月10日，优先权日为2010年8月13日，专利技术名称为“线路终止方法及设备”的PCT申请进入国家阶段后申请号为201180043628.4的中国专利技术专利申请的分案申请。
本专利技术大体来说涉及电子装置中的信号线路，且特定来说在一个或一个以上实施例中，本专利技术涉及使用非易失性存储器装置的线路终止。
技术介绍
电子装置中的时变信号用以经由通常称作信号线路的一个或一个以上导体传送信息(例如，数据)。举例来说，这些信号线路通常捆扎在一起以形成一通信总线，例如地址或数据总线。在这些总线上通常使用终止来减少由于总线的各种电性质所致的某些传输线路效应。举例来说，耦合在一起的两个信号线路在特性阻抗上的不匹配可能产生反射。电容及电感效应也可能导致关于信号完整性的不合意问题。因此，通常期望减少这些效应以便减少当在总线上传输数据时数据损毁的可能性。存储器装置是通常利用地址及数据总线的装置的实例。存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。快闪存储器装置已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(有时称作写入)所致的单元的阈值电压改变或其它物理现象(例如，相变或极化)确定每一单元的数据值。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、蜂窝式电话及可装卸存储器模块。NAND快闪存储器装置是常见类型的快闪存储器装置，如此称谓是针对布置及存取基本存储器单元配置的逻辑形式。通常，NAND快闪存储器装置的存储器单元阵列经布置以使得一串的存储器单元源极到漏极地串联连接在一起。为了满足对较高数据读取及写入传送速率的需求，设计者不断努力增加存储器装置及系统的存取速度。举例来说，存储器系统通常由多个存储器装置封装(例如，裸片)构成，所述存储器装置封装在共同电路板上耦合在一起且在共同数据总线上通信。然而，关于增加的数据传送速率的一个问题是在存储器系统的各种总线信号线路上的这些数据突发期间维持信号完整性。随着这些传送速率增加，数据总线的阻抗特性变得更显著。电路板的电容及电感特性可开始使处于这些较高数据速率的数据总线上的信号波形失真。举例来说，在数据总线信号上的不匹配阻抗的位置处，波形可能开始展开及/或可发生反射。出于上述原因，且出于所属领域的技术人员在阅读及理解本说明书之后将明了的下述其它原因，此项技术中需要各种存储器装置架构中的替代终止方法及设备。
技术实现思路
附图说明图1展示典型存储器系统的功能性框图。图2展示利用裸片上终止(ODT)的典型存储器系统的功能性框图。图3展示根据本专利技术的实施例的存储器系统的功能性框图。图4展示根据本专利技术的实施例的终止操作的流程图。图5展示根据本专利技术的实施例的存储器系统表征方法的流程图。图6展示根据本专利技术的实施例的经配置以利用ODT的存储器装置的功能性框图。图7展示根据本专利技术的实施例的存储器装置的终止寄存器的框图表示。图8展示根据本专利技术的实施例的存储器装置的驱动器电路的示意性表示。图9展示根据本专利技术的实施例的存储器装置的驱动器电路的示意性表示。具体实施方式在本专利技术的以下详细描述中，参考形成本专利技术的一部分且其中以图解说明的方式展示可如何实践本专利技术的特定实施例的附图。在图式中，贯穿数个视图以相似编号描述大致类似的组件。充分详细地描述这些实施例以使所属领域的技术人员能够实践本专利技术。在不背离本专利技术的范围的情况下，可利用其它实施例且可做出结构、逻辑及电改变。因此，不应将以下详细描述视为具有限制意义。一种用以改进高数据速率应用中的信号完整性的方法是使用称作裸片上终止(ODT)的技术。可通过配置耦合到系统数据总线的特定存储器装置(例如，裸片或封装)的数据节点(例如，数据输出)中的每一者以充当(例如，用作)用于所述数据总线的每一线路(例如，信号线路)的终止装置而利用ODT。举例来说，为使特定裸片充当终止装置(例如，终止存储器装置)，可将配置为分压器的上拉电阻器及下拉电阻器耦合到所述终止装置的每一数据节点。因此，所述终止装置的数据节点充当其耦合到的数据总线的总线终止器。关于当前ODT方法的一个特定问题是通过利用离散控制信号引导每一存储器装置何时充当终止装置而选择存储器装置来充当终止装置。或者，利用控制信号的组合来指示终止模式命令。举例来说，这些方法两者均需要用以配置这些控制信号及/或待添加到存储器系统的额外信号线路的额外逻辑，所述额外信号线路消耗电路板上的基材面(real estate)且可导致额外不合意效应，例如噪声问题。与当前ODT方法相比，本专利技术的各个实施例促进终止装置的选择，其中(举例来说)所述终止装置对接收到特定地址做出响应。图1中展示典型存储器系统100。举例来说，图1的存储器系统100可安装于单个电路板(未展示)上。可借助于接口112实现到存储器系统100的耦合。接口112可包括形成于电路板上的多个导电垫(例如，边缘连接器)。举例来说，接口112还可为所属领域的技术人员所已知的机械类型的多导体连接器中的一者。接口112允许存储器系统100耦合到另一电子系统(未展示)。举例来说，存储器系统100可通过接口112耦合到个人计算机(PC)、数码相机或电子测试设备。存储器系统100进一步包括控制器102，举例来说，控制器102调节存储器系统100内的各种操作以及提供与耦合到接口112的系统的交互。除控制器102之外，存储器系统100还进一步包括一个或一个以上存储器装置114。每一存储器装置114可进一步由额外存储器封装116(例如，裸片)构成。每一存储器装置114通过共同地址总线104耦合到控制器102。举例来说，地址总线104可包括十二个总线信号线路。存储器装置114还通过共同数据总线106耦合到控制器102。举例来说，数据总线106可包括十六个(例如，D0到D15)总线信号线路。存储器装置114中的每一者还通过一个或一个以上共同控制信号108耦合到控制器102。控制信号108可包括共同施加到每一存储器装置114的若干信号。举例来说，控制信号108可包括时钟及/或所属领域的技术人员所已知的其它同步控制信号。存储器装置114还可通过额外存储器装置特定离散控制信号110耦合到控制器102。举例来说，控制信号110仅给特定存储器装置114提供一个或一个以上控制信号，例如，晶片选择(CS)信号。举例来说，利用例如上文所论述的ODT的典型存储器装置/系统还可具有用以指示特定存储器装置114何时充当存储器系统100中的终止装置的额外离散控制信号110。可通过参考图2来描述经配置以利用ODT的类似于存储器系统100且包括存储器装置202、204的典型存储器系统200。举例来说，图2的存储器系统200包括控制器(未展示)，例如关于图1所论述的控制器102。图2的存储器系本文档来自技高网...

【技术保护点】
一种终止存储器系统中的多个导体的方法，所述存储器系统包括连接到所述多个导体的多个存储器装置，所述方法包括：在所述多个存储器装置当中的每一个存储器装置处接收经选择地址；以及响应于在所述多个存储器当中的特定存储器装置处接收所述经选择地址，而激活在所述特定存储器装置内的终止电路；其中所述终止电路经配置以调整所述特定存储器装置的与所述多个导体当中的所述导体中的一者连接的节点的阻抗特性。

【技术特征摘要】
2010.08.13 US 12/856,0001.一种终止存储器系统中的多个导体的方法，所述存储器系统包括连接到所述多个导体的多个存储器装置，所述方法包括：在所述多个存储器装置当中的每一个存储器装置处接收经选择地址；以及响应于在所述多个存储器当中的特定存储器装置处接收所述经选择地址，而激活在所述特定存储器装置内的终止电路；其中所述终止电路经配置以调整所述特定存储器装置的与所述多个导体当中的所述导体中的一者连接的节点的阻抗特性。2.根据权利要求1所述的方法，其中接收所述经选择地址包括接收指示从由所述特定存储器器装置和所述多个存储器装置当中除所述特定存储器以外的存储器装置组成的群组中选择的存储器装置的地址。3.根据权利要求1所述的方法，其中激活所述终止电路进一步包括将特定阻抗值施加到所述特定存储器装置的所述节点。4.根据权利要求3所述的方法，其中将所述特定阻抗值施加到所述特定存储器装置的所述节点包括选择性激活所述终止电路的上拉装置或下拉装置。5.根据权利要求3所述的方法，其中将所述特定阻抗值施加到所述特定存储器装置的所述节点包括将所述特定阻抗值施加到从由所述特定存储器装置的数据节点和所述特定存储器装置的控制信号节点组成的群组中选择的节点。6.根据权利要求1所述的方法，进一步包括将与所述经选择地址对应的地址信息存储在所述特定存储器装置中。7.根据权利要求6所述的方法，其中存储所述地址信息进一步包括将目标地址信息存储在所述特定存储器装置的非易失性存储器单元阵列中。8.根据权利要求7所述的方法，进一步包括从所述非易失性存储器单元阵列中读取所述目标地址，以及作为所述特定存储器装置的初始化操作的一部分将所述目标地址存储在所述特定存储器装置的寄存器中。9.根据权利要求1-8中任一权利要求所述的方法，其中所述经选择地址包括第一经选择地址，所述方法进一步包括响应于接收第二经选择地址而激活所述特定存储器装置中的所述终止电路。10.根据权利要求9所述的方法，进一步包括将与所述第一经选择地址对应的地址信息存储在所述特定存储器装置中，以及将与所述第二经选择地址对应的地址信息存储在所述特定存储器装置中，其中所述第一经选择地址对应于所述多个存储器装置当中的第一存储器装置，所述第二经选择地址对应于所述多个存储器装置当中的第二存储器装置。11.根据权利要求10所述的方法，其中存储与所述第一经选择地址对应的所述地址信息以及存储与所述第二经选择地址对应的所述地址信息包括存储与包括所述第一经选择地址和所述第二经选择地址的范围对应的地址信息。12.根据权利要求10所述的方法，进一步包括将与所述第一经选择地址相关联的第一终止值存储在所述特定存储器装置中，以及将与所述第二经选择地址相关联的第二终止值存储在所述特定存储器装置中。13.根据权利要求12所述的方法，其中存储与所述第一经选择地址相关联的第一终止值以及存储与所述第二经选择地址相关联的第二终止值包括存储与包括所述第一经选择地址及所述第二经选择地址的地址范围相关联的单一终止值。14.根据权利要求12所述的方法，其中激活所述终止电路进一步包括响应于所述第一终止值响应于由所述特...

【专利技术属性】
技术研发人员：特里·格伦济基，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US