一种低噪声高精度的宽带多相时钟产生器制造技术

本发明专利技术公开了一种低噪声高精度的宽带多相时钟产生器，其特征在于，包括：宽带正交压控振荡器、压控振荡器输出缓冲器和可调数字相位插值器。本发明专利技术采用正交压控振荡器和数字相位插值器级联的紧凑开环架构产生多相时钟信号，避免了闭环反馈结构和复杂控制逻辑所带来的锁定延迟和稳定性以及相位精度等问题，同时消除了额外参考时钟。

【技术实现步骤摘要】

本专利技术涉及高速通信和模拟射频集成电路
，尤其涉及一种低噪声高精度的宽带多相时钟产生器。
技术介绍
多相时钟产生器(MPCG)应用广泛，比如在谐波抑制混频器(mixer)和多路径多相电路中用来抑制多余的谐波和边带信号，在时间交织型模数转换器(ADC)中用来采样更高频率的模拟信号，在子速率时钟数据恢复电路(CDR)中用来处理更高比特率的接收数据。考虑到现代高速应用环境和对应用电路的性能影响，比如在无线收发机中本振信号的正交失配将会引入额外的镜像干扰信号，从而降低无线接收机的信噪比；在超高速时间交织ADC中多相采样时钟的采样时刻偏差和相位失配将会严重制约时间交织型ADC的采样精度；在高速串行通信中，用来重定时输入数据的多相时钟需要低功耗实现，同时具有宽频率范围和精确的相位关系。因此，如何设计一个低噪声高精度的宽带多相时钟产生器是高速无线/有线通信等应用中都需要解决的重大问题。传统基于锁相环(PLL)的多相时钟产生器结构，如图1所示。该结构属于高阶系统，设计较难，且PLL环路带宽对工艺、电压和温度(PVT)变化敏感，造成系统的不稳定性；PLL环路里的正交压控振荡器(QVCO)会进行抖动积累，进而恶化多相时钟信号的噪声性能；使用QVCO只能输出正交时钟信号，如果想产生更多相位的时钟信号，可以在QVCO后面级联多级正交分频器，但这样做需要根据级联的分频器分频比相应增大QVCO的振荡频率，这无疑严重增加了功耗和噪声来源，而且经过多级正交分频器后的多相时钟信号相位关系偏差无法保证，造成多路相位精度恶化。传统基于延迟锁相环(DLL)的多相时钟产生器结构，如图2所示。该结构是一阶系统，设计容易，且易保证系统稳定性；基于DLL结构用压控延迟链(VCDL)代替基于PLL结构里的QVCO，避免了抖动积累问题；使用多个延迟单元(Delay Unit)可以产生多相时钟信号，但随着所需多相时钟个数的增加，输出频率会相应降低，且多个Delay Unit之间不可避免存在失配问题，无法满足数据率不断升高的高速应用(已达到10Gbps甚至更高)和高精度的相位要求。上述相关技术中的多相位时钟产生器结构通常都需要利用反馈环路和大面积的环路滤波器(LF)以及外部参考时钟(Ref_Clk)，总是存在环路稳定性、复杂设计和片上集成以及多路相位精度等问题。
技术实现思路
基于
技术介绍
存在的技术问题，本专利技术提出了一种低噪声高精度的宽带多相时钟产生器。本专利技术提出的一种低噪声高精度的宽带多相时钟产生器，其特征在于，包括：宽带正交压控振荡器、压控振荡器输出缓冲器和可调数字相位插值器；宽带正交压控振荡器在N位子频带选择信号和控制电压的调整下，根据预设的噪声和相位误差要求产生正交时钟信号；压控振荡器输出缓冲器与宽带正交压控振荡器连接，其获取正交时钟信号，并对其缓冲放大后进行输出；可调数字相位插值器与压控振荡器输出缓冲器连接，其获取缓冲放大后的正交时钟信号，且在第二偏置电流(Itune)调节下，将缓冲放大后的正交时钟信号合成多相时钟信号。优选地，宽带正交压控振荡器包括两个压控振荡器核心部分、四个耦合支路和偏置电路，压控振荡器核心部分、四个耦合支路和偏置电路均由供电端供电；每个压控振荡器核心部分设有第一输出端和第二输出端，第一输出端和第二输出端用于输出反向电压信号；两个压控振荡器核心部分共四个输出端作为为该宽带正交压控振荡器的四个输出端Ip、Qp、In和Qn；四个耦合支路与两个压控振荡器核心部分的输出端一一对应，且各耦合支路连接在供电端和对应的压控振荡器核心部分的输出端之间，其获取另一个压控振荡器核心部分输出的两个电压信号并产生峰值电流耦合到对应的压控振荡器核心部分的输出端；偏置电路分别连接两个压控振荡器核心部分，并向两个压控振荡器核心部分提供尾电流；压控振荡器核心部分通过供电端和尾电流获得电信号，并在N位子频带选择信号和控制电压的调整下产生两路电压信号分别通过第一输出端和第二输出端输出，在耦合支路作用下，两个压控振荡器核心部分输出的电压信号相互耦合，输出端Ip、In、Qp和Qn获得四路正交时钟信号。优选地，压控振荡器核心部分由尾电流管、负阻网络、片上电感电容谐振腔、可变电容和数控电容阵列构成；负阻网络、片上电感电容谐振腔、可变电容和数控电容阵列构成并联在压控振荡器核心部分的第一输出端和第二输出端之间；片上电感电容谐振腔谐振于预设的工作频率，负阻网络通过尾电流管连接偏置电路获得尾电流并为压控振荡器核心部分的第一输出端和第二输出端提供电压，可变电容和数控电容阵列分别接入控制电压和N位子频带选择信号对压控振荡器核心部分的第一输出端和第二输出端输出的电压信号进行调整；优选地，片上电感电容谐振腔由一个电感和一个并联在电感两端的电容组成，电感两端分别连接压控振荡器核心部分的第一输出端和第二输出端，电感的中间抽头接地；优选地，负阻网络由第一负阻管和第二负阻管组成，第一负阻管和第二负阻管均为PMOS管，且第一负阻管和第二负阻管交叉耦合连接，第一负阻管的源极和第二负阻管的源极通过尾电流管共接到偏置电路获得第一偏置电流；优选地，可变电容包括第一电容管和第二电容管，第一电容管的源极、漏极和第二电容管的源极、漏极共连并接入控制电压，第一电容管的栅极和第二电容管的栅极分别连接到压控振荡器核心部分的第一输出端和第二输出端；优选地，数控电容阵列由多个结构相同的固定电容阵列组成，多个固定电容阵列并联在压控振荡器核心部分的第一输出端和第二输出端之间，固定电容阵列的数量与子频带选择信号的位数N对应，N位子频带选择信号分别接入多个固定电容阵列对压控振荡器核心部分的第一输出端和第二输出端的电压信号进行调整。优选地，固定电容阵列由第一电容、第二电容、开关管、第一偏置管、第二偏置管、第三偏置管和第四偏置管；其中，开关管、第一偏置管和第二偏置管均采用NMOS管，第三偏置管和第四偏置管均采用PMOS管；第一电容的第一端连接第三偏置管的源极并与压控振荡器核心部分的第一输出端连接，第一电容的第二端分别连接开关管的漏极、第一偏置管的漏极和第三偏置管的漏极；第二电容的第一端分别连接开关管的源极、第二偏置管的漏极和第四偏置管的漏极，第二电容的第二端连接第四偏置管的源极并与压控振荡器核心部分的第二输出端连接；第一偏置管的源极和第二偏置管的源极均接地；开关管、第一偏置管、第二偏置管、第三偏置管和第四偏置管的栅极共连作为频选信号输入端用于接入1路子频带选择信号；开关管在子频带选择信号的控制下导通或断开，第一偏置管、第二偏置管、第三偏置管和第四偏置管分别在开关管导通和断开两种状态下为第一电容和第二电容提供偏置电压。优选地，偏置电路包括第一偏置电流源、镜像管、电阻和电容；其中，镜像管采用PMOS管，其源极连接供电端，其漏极连接第一偏置电流源，第一偏置电流源另一端接地；镜像管栅极连接电阻第一端并连接镜像管漏极，电容两端分别连接电阻第二端和供电端，电阻和电容配合形成一阶RC滤波电路，电阻第二端还连接尾电流管，第一偏置电流源通过镜像管和一阶RC滤波电路为压控振荡器核心部分提供尾电流；优选地，尾电流管采用PMOS管，其源极连接供电端，其栅极连接电阻第二端，其漏极连接负阻网络。优选地，每一个耦合支路包括三个动态级联在供电端本文档来自技高网...

【技术保护点】
一种低噪声高精度的宽带多相时钟产生器，其特征在于，包括：宽带正交压控振荡器、压控振荡器输出缓冲器和可调数字相位插值器；宽带正交压控振荡器在N位子频带选择信号和控制电压(VCTRL)的调整下，根据预设的噪声和相位误差要求产生正交时钟信号；压控振荡器输出缓冲器与宽带正交压控振荡器连接，其获取正交时钟信号，并对其缓冲放大后进行输出；可调数字相位插值器与压控振荡器输出缓冲器连接，其获取缓冲放大后的正交时钟信号，且在第二偏置电流(Itune)调节下，将缓冲放大后的正交时钟信号合成多相时钟信号。

【技术特征摘要】
1.一种低噪声高精度的宽带多相时钟产生器，其特征在于，包括：宽带正交压控振荡器、压控振荡器输出缓冲器和可调数字相位插值器；宽带正交压控振荡器在N位子频带选择信号和控制电压(VCTRL)的调整下，根据预设的噪声和相位误差要求产生正交时钟信号；压控振荡器输出缓冲器与宽带正交压控振荡器连接，其获取正交时钟信号，并对其缓冲放大后进行输出；可调数字相位插值器与压控振荡器输出缓冲器连接，其获取缓冲放大后的正交时钟信号，且在第二偏置电流(Itune)调节下，将缓冲放大后的正交时钟信号合成多相时钟信号。2.如权利要求1所述的低噪声高精度的宽带多相时钟产生器，其特征在于，宽带正交压控振荡器包括两个压控振荡器核心部分、四个耦合支路和偏置电路，压控振荡器核心部分、四个耦合支路和偏置电路均由供电端(VDD)供电；每个压控振荡器核心部分设有第一输出端和第二输出端，第一输出端和第二输出端用于输出反向电压信号；两个压控振荡器核心部分共四个输出端作为为该宽带正交压控振荡器的四个输出端Ip、Qp、In和Qn；四个耦合支路与两个压控振荡器核心部分的输出端一一对应，且各耦合支路连接在供电端(VDD)和对应的压控振荡器核心部分的输出端之间，其获取另一个压控振荡器核心部分输出的两个电压信号并产生峰值电流耦合到对应的压控振荡器核心部分的输出端；偏置电路分别连接两个压控振荡器核心部分，并向两个压控振荡器核心部分提供尾电流；压控振荡器核心部分通过供电端(VDD)和尾电流获得电信号，并在N位子 频带选择信号和控制电压(VCTRL)的调整下产生两路电压信号分别通过第一输出端和第二输出端输出，在耦合支路作用下，两个压控振荡器核心部分输出的电压信号相互耦合，输出端Ip、In、Qp和Qn获得四路正交时钟信号。3.如权利要求1所述的低噪声高精度的宽带多相时钟产生器，其特征在于，压控振荡器核心部分由尾电流管、负阻网络、片上电感电容谐振腔、可变电容和数控电容阵列构成；负阻网络、片上电感电容谐振腔、可变电容和数控电容阵列构成并联在压控振荡器核心部分的第一输出端和第二输出端之间；片上电感电容谐振腔谐振于预设的工作频率，负阻网络通过尾电流管连接偏置电路获得尾电流并为压控振荡器核心部分的第一输出端和第二输出端提供电压，可变电容和数控电容阵列分别接入控制电压(VCTRL)和N位子频带选择信号对压控振荡器核心部分的第一输出端和第二输出端输出的电压信号进行调整；优选地，片上电感电容谐振腔由一个电感和一个并联在电感两端的电容组成，电感两端分别连接压控振荡器核心部分的第一输出端和第二输出端，电感的中间抽头接地；优选地，负阻网络由第一负阻管(Mgm11)和第二负阻管(Mgm12)组成，第一负阻管(Mgm11)和第二负阻管(Mgm12)均为PMOS管，且第一负阻管(Mgm11)和第二负阻管(Mgm12)交叉耦合连接，第一负阻管(Mgm11)的源极和第二负阻管(Mgm12)的源极通过尾电流管(Msr1)共接到偏置电路获得第一偏置电流；优选地，可变电容包括第一电容管(Mva1)和第二电容管(Mva2)，第一电容管(Mva1)的源极、漏极和第二电容管(Mva2)的源极、漏极共连并接入控制电压(VCTRL)，第一电容管(Mva1)的栅极和第二电容管(Mva2)的栅极分别 连接到压控振荡器核心部分的第一输出端和第二输出端；优选地，数控电容阵列由多个结构相同的固定电容阵列组成，多个固定电容阵列并联在压控振荡器核心部分的第一输出端和第二输出端之间，固定电容阵列的数量与子频带选择信号的位数N对应，N位子频带选择信号分别接入多个固定电容阵列对压控振荡器核心部分的第一输出端和第二输出端的电压信号进行调整。4.如权利要求6所述的低噪声高精度的宽带多相时钟产生器，其特征在于，固定电容阵列由第一电容(Cb10)、第二电容(Cb20)、开关管(Ms10)、第一偏置管(Ms20)、第二偏置管(Ms30)、第三偏置管(Ms40)和第四偏置管(Ms50)；其中，开关管(Ms10)、第一偏置管(Ms20)和第二偏置管(Ms30)均采用NMOS管，第三偏置管(Ms40)和第四偏置管(Ms50)均采用PMOS管；第一电容(Cb10)的第一端连接第三偏置管(Ms40)的源极并与压控振荡器核心部分的第一输出端连接，第一电容(Cb10)的第二端分别连接开关管(Ms10)的漏极、第一偏置管(Ms20)的漏极和第三偏置管(Ms40)的漏极；第二电容(Cb20)的第一端分别连接开关管(Ms10)的源极、第二偏置管(Ms30)的漏极和第四偏置管(Ms50)的漏极，第二电容(Cb20)的第二端连接第四偏置管(Ms50)的源极并与压控振荡器核心部分的第二输出端连接；第一偏置管(Ms20)的源极和第二偏置管(Ms30)的源极均接地；开关管(Ms10)、第一偏置管(Ms20)、第二偏置管(Ms30)、第三偏置管(Ms40)和第四偏置管(...

【专利技术属性】
技术研发人员：黄森，林福江，周煜凯，
申请(专利权)人：中国科学技术大学先进技术研究院，
类型：发明
国别省市：安徽;34