半导体器件及其制造方法、具有其的存储单元和电子设备技术

一种半导体器件包括：半导体衬底，包括多个有源区以及用于隔离多个有源区的器件隔离区；以及掩埋位线和埋栅电极，形成在半导体衬底中。器件隔离区包括在第一方向上延伸的第一器件隔离区以及在与第一方向交叉的第二方向上延伸且具有形成在其中的屏蔽柱的第二器件隔离区。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年4月20日提交的第10-2015-0055446号韩国专利申请的优先权，该韩国专利申请通过引用整体合并于此。
本专利技术的示例性实施例涉及一种半导体器件，更具体地，涉及一种具有空气隙的半导体器件、用于制造其的方法、具有其的存储单元和具有其的电子设备。
技术介绍
随着半导体器件高度集成，相邻导电结构之间的寄生电容对半导体器件的性能产生很大影响。
技术实现思路
本专利技术的实施例针对一种能够抑制经过栅极效应的半导体器件以及用于制造其的方法。根据本专利技术的一个实施例，半导体器件可以包括：半导体衬底，具有多个有源区和用于将多个有源区彼此隔离的器件隔离区；以及掩埋位线和埋栅电极，形成在半导体衬底中，其中，器件隔离区包括在第一方向上延伸的第一器件隔离区和在与第一方向交叉的第二方向上延伸且具有屏蔽柱的第二器件隔离区。屏蔽柱可以电耦接至半导体衬底。屏蔽柱可以包括用硼掺杂的多晶硅。半导体器件还可以包括在第一方向上延伸的第一隔离沟槽，其中，第一器件隔离区形成在第一隔离沟槽中。半导体器件可以包括在第二方向上延伸的第二隔离沟槽，其中，第二器件隔离区形成在第二隔离沟槽中。第二器件隔离区可以包括：内衬，形成在第二隔离沟槽的侧壁上；以及隔离介电层，覆盖屏蔽柱，其中，内衬可以定位在屏蔽柱与第二隔离沟槽的侧壁之间。半导体器件还可以包括具有底表面、第一侧表面和与第一侧表面相对的第二侧表面的栅极沟槽，其中，埋栅电极可以形成在栅极沟槽中。栅极沟槽可以包括：第一沟槽，在第二方向上延伸；以及第二沟槽和第三沟槽，每个从第一沟槽延伸出，且在第一方向上延伸。埋栅电极可以包括：第一电极，掩埋在栅极沟槽的第一沟槽中；第二电极，掩埋在栅极沟槽的第二沟槽中；以及第三电极，掩埋在栅极沟槽的第三沟槽中。半导体器件还可以包括在与第一方向和第二方向交叉的第三方向上延伸的位线沟槽，其中，掩埋位线可以形成在位线沟槽中。半
导体器件还可以包括在掩埋位线之下的基体沟槽以及形成在基体沟槽中的穿通阻止层。每个有源区可以包括基体以及在基体上垂直地延伸的柱子，其中，柱子可以包括：第一结区，电耦接至掩埋位线；第二结区，与第一结区垂直地定位；以及沟道区，定位在第一结区与第二结区之间，且与埋栅电极重叠。每个有源区具有长轴和短轴，第一隔离区可以定位在相邻的有源区的短轴之间，第二隔离区可以定位在相邻的有源区的长轴之间。屏蔽柱可以定位在相邻的有源区的长轴之间。根据本专利技术的另一个实施例，半导体器件可以包括：半导体衬底，具有多个有源区以及用于将所述多个有源区彼此隔离的器件隔离区；以及掩埋位线和埋栅电极，形成在半导体衬底中，其中，器件隔离区可以包括在第一方向上延伸的第一器件隔离区以及在与第一方向交叉的第二方向上延伸且具有空气隙和导电屏蔽柱的第二器件隔离区，其中，每个有源区可以由第一器件隔离区和第二器件隔离区来限定。导电屏蔽柱可以电耦接至半导体衬底。导电屏蔽柱可以包括用硼掺杂的多晶硅。第二器件隔离区可以包括覆盖导电屏蔽柱和空气隙的隔离介电层。每个有源区具有短轴和长轴，第一器件隔离区可以定位在相邻的有源区的短轴之间，第二器件隔离区可以定位在相邻的有源区的长轴之间。导电屏蔽柱可以独立地定位在相邻的有源区的长轴之间。根据本专利技术的又一个实施例，半导体器件可以包括：半导体衬底，包括多个有源区以及用于将所述多个有源区彼此隔离的器件隔离区；以及掩埋位线和埋栅电极，形成在半导体衬底中，其中，器件隔离区包括在第一方向上延伸且具有第一空气隙的第一器件隔离区以及在与第一方向交叉的第二方向上延伸且具有第二空气隙和导电屏蔽柱的第二器件隔离区，其中，有源区由第一器件隔离区和第二器件隔离区来限定。导电屏蔽柱可以电耦接至半导体衬底。导电屏蔽柱可以包括用硼掺杂的多晶硅。每个有源区具有短轴和长轴，其中，第一器件隔离区可以定位在相邻的有源区的短轴之间，以及其中，第二器件隔离区可以定位在相邻的有源区的长轴之间。导电屏蔽柱和第二空气隙定位在相邻的有源区的长轴之间。第一空气隙可以定位在相邻的有源区的短轴之间。根据本专利技术的又一个实施例，一种用于制造半导体器件的方法可以包括：通过刻蚀半导体衬底来形成线型有源区；通过切割线型有源区来形成多个岛型有源区和隔离沟槽；形成包括屏蔽柱的器件隔离区，其中，屏蔽柱形成在隔离沟槽中，且电耦接至半导体衬底；以及形成掩埋位线和埋栅电极，掩埋位线和埋栅电极被形成在每个岛型有源区中。形成器件隔离区可以包括：在隔离沟槽的侧壁之上形成间隔物；在间隔物之上形成填充隔离沟槽的导电材料；通过凹进导电材料来形成屏蔽柱；在屏蔽柱之上填充隔离介电层。屏蔽柱可以包括用硼掺杂的多晶硅。根据本专利技术的又一个实施例，一种用于半导体器件的方法可以包括：通过刻蚀半导
体衬底来形成线型有源区；通过切割线型有源区来形成多个岛型有源区和隔离沟槽；在隔离沟槽的侧壁之上形成间隔物；在间隔物之上形成部分填充隔离沟槽的屏蔽柱；通过去除间隔物来形成空气隙；通过将隔离介电层填充在隔离沟槽中且在空气隙和屏蔽柱之上来形成器件隔离区；以及形成掩埋位线和埋栅电极，掩埋位线和埋栅电极被形成在每个岛型有源区中。屏蔽柱可以包括用硼掺杂的多晶硅。根据本专利技术的又一个实施例，一种用于制造半导体器件的方法可以包括：通过刻蚀半导体衬底来形成线型有源区和第一隔离沟槽；在第一隔离沟槽中形成包括介电柱的第一器件隔离区；通过切割线型有源区和第一器件隔离区来形成多个岛型有源区和第二隔离沟槽；在第二隔离沟槽的侧壁之上形成间隔物；形成部分填充第二隔离沟槽且在间隔物之上的屏蔽柱；通过去除间隔物来形成第一空气隙；通过在第一空气隙和屏蔽柱之上用隔离介电层填充第二隔离沟槽来形成第二器件隔离区；形成掩埋位线和埋栅电极，掩埋位线和埋栅电极形成在每个岛型有源区中；以及通过去除介电柱来在第一隔离沟槽中形成第二空气隙。形成第一器件隔离区可以包括：在第一隔离沟槽的侧壁之上形成第一内衬层；形成部分填充第一隔离沟槽且在第一内衬层之上的介电柱；以及用第一隔离介电层填充第一隔离沟槽，其中，第一隔离介电层形成在介电柱之上。介电柱可以包括硅锗。通过去除介电柱来形成第二空气隙包括：湿法刻蚀介电柱。屏蔽柱可以包括用硼掺杂的多晶硅。通过去除间隔物来形成第一空气隙包括：湿法刻蚀间隔物。附图说明图1是图示根据第一实施例的器件隔离区的截面图。图2A是图示根据第一实施例的半导体器件的平面图。图2B是沿着图2A中的A-A’线、B-B’线和C-C’线截取得到的截面图。图3A至图3H是图示根据第一实施例的半导体器件的平行有源区的形成方法的示例的视图。图4A至图4H是沿图3A至图3H的A-A’线和B’-B线截取得到的截面图。图5A至图5H是图示根据第一实施例的半导体器件的掩埋(buried)位线的形成方法的示例的视图。图6A至图6H是沿图5A至图5H的A-A’线、B-B’线和C-C’线截取得到的截面图。图7A至图7H是图示根据第一实施例的半导体器件的栅电极的示例的视图。图8A至图8H是沿图7A至图7H的A-A’线、B-B’线和C-C’线截取得到的截面图。图9是图示根据第二实施例的半导体器件的示图。图10A至图10C是图示根据第二实施例的半导体器件的制造方法的示例的视图。图11是图示根据第三实施例的半导体本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，具有多个有源区以及用于将所述多个有源区彼此隔离的器件隔离区；以及掩埋位线和埋栅电极，形成在半导体衬底中，其中，器件隔离区包括在第一方向上延伸的第一器件隔离区以及在与第一方向交叉的第二方向上延伸且具有屏蔽柱的第二器件隔离区。

【技术特征摘要】
2015.04.20 KR 10-2015-00554461.一种半导体器件，包括：半导体衬底，具有多个有源区以及用于将所述多个有源区彼此隔离的器件隔离区；以及掩埋位线和埋栅电极，形成在半导体衬底中，其中，器件隔离区包括在第一方向上延伸的第一器件隔离区以及在与第一方向交叉的第二方向上延伸且具有屏蔽柱的第二器件隔离区。2.如权利要求1所述的半导体器件，其中，屏蔽柱电耦接至半导体衬底。3.如权利要求1所述的半导体器件，其中，屏蔽柱包括用硼掺杂的多晶硅。4.如权利要求1所述的半导体器件，还包括在第一方向上延伸的第一隔离沟槽，其中，第一器件隔离区形成在第一隔离沟槽中。5.如权利要求1所述的半导体器件，还包括在第二方向上延伸的第二隔离沟槽，其中，第二器件隔离区形成在第二隔离沟槽中。6.如权利要求5所述的半导体器件，其中，第二器件隔离区包括：内衬，形成在第二隔离沟槽的侧壁上；以及隔离介电层，覆盖屏蔽柱，其中，内衬定位在屏蔽柱与第二隔离沟槽的侧壁之间。7.如权利要求1所述的...

【专利技术属性】
技术研发人员：金承焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR