一种mbist时钟优化方法和装置制造方法及图纸

本发明专利技术公开了一种mbist时钟优化方法和装置，所述方法包括以下步骤：首先时钟提供单元提供时钟；而后运行模式配置单元配置逻辑电路运行模式，所述运行模式包括功能模式和测试模式；当运行模式配置单元配置的运行模式为功能模式时，逻辑电路控制单元将时钟提供单元所提供的时钟发送至功能逻辑电路，并关闭测试逻辑电路；当运行模式配置单元配置的运行模式为测试模式时，逻辑电路控制单元将时钟提供单元所提供的时钟发送至测试逻辑电路，并关闭功能逻辑电路。由于功能逻辑电路和测试逻辑电路完全独立分开，当某一逻辑电路处于工作状态时，另一逻辑电路可以完全关闭，从而大大降低了芯片进行mbist测试时的功耗，增强了测试的稳定性。

【技术实现步骤摘要】

本专利技术涉及SOC芯片设计领域，特别涉及一种mbist时钟优化方法和装置。
技术介绍
MBIST即memory(内存)内建自测试，是目前芯片内部memory的主要测试方法，它通过把测试向量生成电路和比较电路嵌入到芯片内部，仅通过外围简单的几个控制信号，启动内部的memory测试电路，自动实现对memory的测试，在测试结束后，自动输出测试比较结果。目前memory测试电路的工作时钟都是直接共享功能逻辑模块的时钟，这样做的好处是能直接复用功能电路的时钟，不增加额外的时钟结构，但这也导致了在进行memory测试的时候，其他非mbist测试电路(即功能模逻辑块电路)的时钟也在不停地翻转，当被测试芯片规模越大，测试频率越高的时候，往往会出现功耗太高、测试供电不足等情况，影响测试的稳定性。以往的技术，如综合阶段所插入的时钟门控单元(clock gating cell)，可以让功能模块中的很多逻辑在mbist测试的时候，处于休眠状态，但是由于mbist复用了功能逻辑的时钟树(clock tree)，导致他们公共的时钟树部分无法关闭，由于时钟树在测试过程中会一直不停地进行翻转，而且同工作频率正相关，所以这部分逻辑会在mbist测试时带来比较大的功耗；同时，由于在生长时钟树的时候，如果soc中包含了很多的memory，则对应的mbist测试逻辑也相应的增加，当mbist逻辑占据了一定的比例，比如超过总逻辑的5％的时候，会显著的增加功能逻辑电路的时钟树长度。导致在功能工作模式下，时钟树上的功耗开销增加，加大了功能工作模式下的电路的功耗。
技术实现思路
为此，需要提供一种mbist时钟优化的技术方案，用以解决现有芯片由于mbist测试复用了功能逻辑电路的工作时钟，导致在进行mbist测试时功耗大、测试供电不足、测试不稳定等问题。为实现上述目的，专利技术人提供了一种mbist时钟优化装置，所述装置包括时钟提供单元、运行模式配置单元、逻辑电路控制单元、功能逻辑电路和测试逻辑电路；所述时钟提供单元与运行模式配置单元连接，所述运行模式配置单元与逻辑电路控制单元连接，所述逻辑电路控制单元与功能逻辑电路连接，所述逻辑电路控制单元与测试逻辑电路连接；所述时钟提供单元用于提供时钟；所述运行模式配置单元用于配置逻辑电路运行模式，所述运行模式包括功能模式和测试模式；当运行模式配置单元配置的运行模式为功能模式时，逻辑电路控制单元用于将时钟提供单元所提供的时钟发送至功能逻辑电路，并关闭测试逻辑电路；当运行模式配置单元配置的运行模式为测试模式时，逻辑电路控制单元用于将时钟提供单元所提供的时钟发送至测试逻辑电路，并关闭功能逻辑电路。进一步地，所述时钟提供单元的数量为多个，所述装置还包括时钟选择单元，所述时钟提供单元与时钟选择单元连接，所述时钟选择单元用于从多个时钟提供单元中选择一时钟提供单元，并根据运行模式配置单元所配置的运行模式，将所选择的时钟提供单元所提供的时钟发送至配置的运行模式对应的逻辑电路。进一步地，多个时钟提供单元按梯度分别提供的不同时钟频率的时钟。进一步地，所述时钟提供单元的时钟源为PLL。专利技术人还提供了一种mbist时钟优化方法，所述方法应用于mbist时钟优化装置，所述装置包括时钟提供单元、运行模式配置单元、逻辑电路控制单元、功能逻辑电路和测试逻辑电路；所述时钟提供单元与运行模式配置单元连接，所述运行模式配置单元与逻辑电路控制单元连接，所述逻辑电路控制单元与功能逻辑电路连接，所述逻辑电路控制单元与测试逻辑电路连接；所述方法包括以下步骤：时钟提供单元提供时钟；运行模式配置单元配置逻辑电路运行模式，所述运行模式包括功能模式和测试模式；当运行模式配置单元配置的运行模式为功能模式时，逻辑电路控制单元将时钟提供单元所提供的时钟发送至功能逻辑电路，并关闭测试逻辑电路；当运行模式配置单元配置的运行模式为测试模式时，逻辑电路控制单元将时钟提供单元所提供的时钟发送至测试逻辑电路，并关闭功能逻辑电路。进一步地，所述时钟提供单元的数量为多个，所述装置还包括时钟选择单元，所述时钟提供单元与时钟选择单元连接；所述方法包括：时钟选择单元从多个时钟提供单元中选择一时钟提供单元，并根据运行模式配置单元所配置的运行模式，将所选择的时钟提供单元所提供的时钟发送至配置的运行模式对应的逻辑电路。进一步地，多个时钟提供单元按梯度分别提供的不同时钟频率的时钟。进一步地，所述时钟提供单元的时钟源为PLL。上述技术方案所述的mbist时钟优化方法和装置，所述方法应用于mbist时钟优化装置，所述装置包括时钟提供单元、运行模式配置单元、逻辑电路控制单元、功能逻辑电路和测试逻辑电路；所述时钟提供单元与运行模式配置单元连接，所述运行模式配置单元与逻辑电路控制单元连接，所述逻辑电路控制单元与功能逻辑电路连接，所述逻辑电路控制单元与测试逻辑电路连接；所述方法包括以下步骤：首先时钟提供单元提供时钟；而后运行模式配置单元配置逻辑电路运行模式，所述运行模式包括功能模式和测试模式；当运行模式配置单元配置的运行模式为功能模式时，逻辑电路控制单元将时钟提供单元所提供的时钟发送至功能逻辑电路，并关闭测试逻辑电路；当运行模式配置单元配置的运行模式为测试模式时，逻辑电路控制单元将时钟提供单元所提供的时钟发送至测试逻辑电路，并关闭功能逻辑电路。由于功能逻辑电路和测试逻辑电路的时钟均由时钟提供单元提供，使得功能逻辑电路和测试逻辑电路完全独立分开，不存在着复用部分，因而当芯片处于正常功能工作模式下时，测试逻辑电路可以完全关闭；反之，当芯片处于测试模式下时，功能逻辑电路可以完全关闭，从而大大降低了芯片进行mbist测试时的功耗，增强了测试的稳定性。附图说明图1为本专利技术一实施方式涉及的mbist时钟优化装置的示意图；图2为本专利技术一实施方式涉及的mbist时钟优化方法的流程图；附图标记说明：101、时钟提供单元；102、运行模式配置单元；103、逻辑电路控制单元；104、功能逻辑电路；105、测试逻辑电路；106、时钟选择单元。具体实施方式为详细说明技术方案的
技术实现思路
、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。DVFS(Dynamic Voltage and Frequency Scaling)动态电压频率调节，是一种实时的电压和频率调节技术。在CMOS电路中功率消耗主要可以分为动态功率消耗和静态功率消耗，公式如下：Power＝∑(CV2αf+VIdq)其中C代表负载电容的容值，V是工作电压，α是当前时钟频率下的翻转率，f为工作频率，I_dq代表静态电流。公式的前部分代表的是动态功率消耗，后部分则代表的是静态功率消耗。从公式中可以看出，想要降低动态功率消耗可以从C、V、α、f着手，对于软件来讲常用的调节方式只涉及到V、f两个因素，即在时钟频率一定的情况下，需要尽可能降低时钟翻转率，以便降低电路功耗。请参阅图1，为本专利技术一实施方式涉及的mbist时钟优化装置的示意图。所述装置包括时钟提供单元101、运行模式配置单元102、逻辑电路控制单元103、功能逻辑电路104和测试逻辑电路105；所述时钟提供单元101与运行模式配置单元102连接，所述运行模式配置单元102与逻辑电路控制单元103连接本文档来自技高网...

【技术保护点】
一种mbist时钟优化装置，其特征在于，所述装置包括时钟提供单元、运行模式配置单元、逻辑电路控制单元、功能逻辑电路和测试逻辑电路；所述时钟提供单元与运行模式配置单元连接，所述运行模式配置单元与逻辑电路控制单元连接，所述逻辑电路控制单元与功能逻辑电路连接，所述逻辑电路控制单元与测试逻辑电路连接；所述时钟提供单元用于提供时钟；所述运行模式配置单元用于配置逻辑电路运行模式，所述运行模式包括功能模式和测试模式；当运行模式配置单元配置的运行模式为功能模式时，逻辑电路控制单元用于将时钟提供单元所提供的时钟发送至功能逻辑电路，并关闭测试逻辑电路；当运行模式配置单元配置的运行模式为测试模式时，逻辑电路控制单元用于将时钟提供单元所提供的时钟发送至测试逻辑电路，并关闭功能逻辑电路。

【技术特征摘要】
1.一种mbist时钟优化装置，其特征在于，所述装置包括时钟提供单元、运行模式配置单元、逻辑电路控制单元、功能逻辑电路和测试逻辑电路；所述时钟提供单元与运行模式配置单元连接，所述运行模式配置单元与逻辑电路控制单元连接，所述逻辑电路控制单元与功能逻辑电路连接，所述逻辑电路控制单元与测试逻辑电路连接；所述时钟提供单元用于提供时钟；所述运行模式配置单元用于配置逻辑电路运行模式，所述运行模式包括功能模式和测试模式；当运行模式配置单元配置的运行模式为功能模式时，逻辑电路控制单元用于将时钟提供单元所提供的时钟发送至功能逻辑电路，并关闭测试逻辑电路；当运行模式配置单元配置的运行模式为测试模式时，逻辑电路控制单元用于将时钟提供单元所提供的时钟发送至测试逻辑电路，并关闭功能逻辑电路。2.如权利要求1所述的mbist时钟优化装置，其特征在于，所述时钟提供单元的数量为多个，所述装置还包括时钟选择单元，所述时钟提供单元与时钟选择单元连接，所述时钟选择单元用于从多个时钟提供单元中选择一时钟提供单元，并根据运行模式配置单元所配置的运行模式，将所选择的时钟提供单元所提供的时钟发送至配置的运行模式对应的逻辑电路。3.如权利要求2所述的mbist时钟优化装置，其特征在于，多个时钟提供单元按梯度分别提供的不同时钟频率的时钟。4.如权利要求1或2所述的mbist时钟优化装置，其特征在于，所述时钟提供单元的时钟源为PLL。5.一种mbist时...

【专利技术属性】
技术研发人员：严云锋，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建;35