半导体器件以及使用其的电路布置制造技术

本发明专利技术的各个实施例涉及半导体器件以及使用其的电路布置。提供了一种半导体器件和一种电路布置以便减小导通电阻。第一功率MOS晶体管和第二功率MOS晶体管形成在相同的半导体衬底上。形成在第一元件形成区域中的第一功率MOS晶体管具有不包括柱状体的无柱状体结构。形成在第二元件形成区域中的第二功率MOS晶体管具有包括柱状体的SJ结构。

【技术实现步骤摘要】
相关申请的交叉引用2015年4月16日提交的日本专利申请2015-084251号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。
本专利技术涉及一种半导体器件和一种使用该半导体器件的电路布置，并且具体地可适用于包括功率半导体器件的车载半导体器件。
技术介绍
汽车包括电气部件，诸如，前灯和电动车窗。在相关领域中，已经将继电器用作开关，用于从电池向这些部件供电和断电。近年来，这种继电器已经被具有功率MOS(金属氧化物半导体)晶体管的半导体器件替代。在包括电池的检查和更换的电池的维护中，可能除去耦合至电池的电缆。在维护之后，将所除去的电缆耦合至电池。在这点上，电缆可能被颠倒地耦合(反向耦合)至电池的阴极和阳极。如果电缆反向耦合至电池，那么具有继电器的开关在断开时不可避免地中断电流。然而，即使具有半导体器件的开关断开，开关也允许电流通过被包括在功率MOS晶体管中的寄生二极管。换言之，电流在开关断开的情况下逆向流动。本公开提出了具有两个功率MOS晶体管的半导体器件，以防止电流的逆流。这两个功率MOS晶体管通过采用耦合的漏极而串联耦合。这两个功率MOS晶体管是具有相同特性的功率MOS晶体管，该特性诸如是，鉴于负载突降浪涌的相对于电池电压而设置的耐压。日本特开2002-368219号公报公开了一种通过使用两个功率MOS晶体管来控制电池的充电和放电的半导体器件。
技术实现思路
相关领域的半导体器件包括具有相同特性的两个功率MOS晶体管。这可以使导通电阻基本上加倍，并且由此充当开关的半导体器件需要减小导通电阻。其它问题和创新特征将通过说明书和所附附图的说明而变得显而易见。根据一个实施例的半导体器件包括：第一导电类型的半导体衬底、第一导电类型的外延层、第一区域和第二区域、第一开关元件、和第二开关元件。第一开关元件包括：第一电极、第二导电类型的第一杂质区域第一部分、和第一导电类型的第二杂质区域第一部分。第二开关元件包括：第二电极、第二导电类型的第一杂质区域第二部分、第一导电类型的第二杂质区域第二部分、和第二导电类型的柱状体。根据另一实施例的半导体器件包括：第一导电类型的半导体衬底、第一导电类型的外延层、第一区域和第二区域、第一开关元件、和第二开关元件。第一开关元件包括：第一电极、第二导电类型的第一杂质区域第一部分、和第二导电类型的第一柱状体。第二开关元件包括：第二电极、第二导电类型的第一杂质区域第二部分、第一导电类型的第二杂质区域第二部分、和第二导电类型的第二柱状体。第一柱状体比第二柱状体更短。根据又一实施例的电路布置包括：第一开关元件和第二开关元件，该第一开关元件和该第二开关元件串联耦合。第一开关元件具有无柱状体结构，该无柱状体结构不包括在电流路径上的柱状体。第二开关元件具有超结结构，该超结结构包括在电流路径上的柱状体。根据实施例的半导体器件可以减小充当开关的半导体器件的导通电阻。根据另一实施例的半导体器件可以减小充当开关的半导体器件的导通电阻。根据又一实施例的半导体器件可以减小串联耦合的第一开关元
件和第二开关元件的导通电阻。附图说明图1是根据各个实施例的包含充当开关的半导体器件的电路图；图2示出了根据各个实施例的半导体器件的平面图案；图3是示出了根据第一实施例的半导体器件的平面结构的部分平面图；图4是根据第一实施例的沿着图3的线IV-IV所作的部分截面图；图5是示出了根据第一实施例的半导体器件的制造方法的一个步骤的部分截面图；图6是示出了根据第一实施例的在图5的步骤之后执行的步骤的部分截面图；图7是示出了根据第一实施例的在图6的步骤之后执行的步骤的部分截面图；图8是示出了根据第一实施例的在图7的步骤之后执行的步骤的部分截面图；图9是示出了根据第一实施例的在图8的步骤之后执行的步骤的部分截面图；图10是示出了根据第一实施例的在图9的步骤之后执行的步骤的部分截面图；图11是示出了根据第一实施例的在图10的步骤之后执行的步骤的部分截面图；图12是示出了根据第一实施例的在图11的步骤之后执行的步骤的部分截面图；图13是示出了根据第一实施例的在图12的步骤之后执行的步骤的部分截面图；图14是用于说明根据第一实施例的在电池的恰当耦合的情况下的半导体器件的操作的电路图；图15是用于说明根据第一实施例的在电池的反向耦合的情况下
的半导体器件的操作的电路图；图16示出了根据比较示例的半导体器件的平面图案；图17是示出了根据比较示例的半导体器件的部分截面图；图18是示意性地示出了根据比较示例的在半导体器件的导通状态下的电流的部分截面图；图19是示意性地示出了根据第一实施例的在半导体器件的导通状态下的电流的部分截面图；图20是示出了根据第一实施例的修改例的半导体器件的部分截面图；图21是示出了根据第一实施例的修改例的半导体器件的制造方法的一个步骤的部分截面图；图22是示出了根据第一实施例的在图21的步骤之后执行的步骤的部分截面图；图23是示出了根据第二实施例的半导体器件的平面结构的部分平面图；图24是沿着根据第二实施例的图23的线XXIV-XXIV所作的部分截面图；图25是示出了根据第二实施例的半导体器件的制造方法的一个步骤的部分截面图；图26是示出了根据第二实施例的在图25的步骤之后执行的步骤的部分截面图；图27是示出了根据第二实施例的在图26的步骤之后执行的步骤的部分截面图；图28是示出了根据第二实施例的修改例的半导体器件的部分截面图；图29是示出了根据第三实施例的半导体器件的部分截面图；图30是示出了根据第三实施例的半导体器件的制造步骤的一个实例的部分截面图；图31是示出了根据第三实施例的在图30的步骤之后执行的步骤
的部分截面图；图32是示出了根据第三实施例的在图31的步骤之后执行的步骤的部分截面图；以及图33是示出了根据第三实施例的修改例的半导体器件的部分截面图。具体实施方式下面将对根据各个实施例的包括半导体器件的电路(电路布置)进行描述。如图1所示，在包括充当开关的半导体器件、电池BA和负载LAD的半导体器件的电路中，第一功率MOS晶体管Q1(第一开关元件)和第二功率MOS晶体管Q2(第二开关元件)经由公共漏极D12串联电耦合。电池BA的阴极电耦合至第一功率MOS晶体管的源极S1，而电池BA的阳极电耦合至第二功率MOS晶体管的源极S2(恰当耦合)。前灯等的负载LAD，电耦合在源极S2与电池BA之间。第二功率MOS晶体管Q2是功率MOS晶体管，其在电池BA的恰当耦合的情况下执行正常操作(导通和断开)以便向负载LAD供电，并且具有鉴于负载突降浪涌而设置的耐压。第一功率MOS晶体管Q1是在电池的反向耦合的情况下防止电流逆流的功率MOS晶体管。如图2所示，第一功率MOS晶体管Q1和第二功率MOS晶体管Q2形成在相同的半导体衬底SUB上。第一功率MOS晶体管Q1形成在第一元件形成区域EFR1中，并且第二功率MOS晶体管Q2形成在第二元件形成区域EFR2中。半导体衬底SUB安装在例如引线框架LEF上。第一元件形成区域EFR1由第一外区域TMR1围绕，并且第二源极形成区域EFR2由第二外区域TMR2围绕。第一外区域TMR1和第二外区域TMR2分别具有第一外结构TS1和第二外结构TS2，该第一外结本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一导电类型的半导体衬底；所述第一导电类型的外延层，所述第一导电类型的外延层与所述半导体衬底的表面接触；第一区域和第二区域，所述第一区域和所述第二区域在所述外延层中，确定为有一定距离；第一开关元件，所述第一开关元件形成在所述第一区域中，并且电耦合至所述半导体衬底；第二开关元件，所述第二开关元件形成在所述第二区域中，并且电耦合至所述半导体衬底，从而串联耦合至所述第一开关元件，所述第一开关元件包括：第一电极，所述第一电极经由第一绝缘膜形成在第一沟槽中，所述第一沟槽形成在所述外延层之上；在所述外延层中的所述第二导电类型的第一杂质区域第一部分，所述第一杂质区域第一部分形成为有第一厚度，在比所述第一沟槽的底部更小的深度处与所述第一绝缘膜接触；以及在所述外延层中的所述第一导电类型的第二杂质区域第一部分，所述第二杂质区域第一部分形成为在比所述第一杂质区域第一部分更小的深度处与所述第一杂质区域第一部分接触，所述第二开关元件包括：第二电极，所述第二电极经由第二绝缘膜形成在第二沟槽中，所述第二沟槽形成在所述外延层之上；在所述外延层中的所述第二导电类型的第一杂质区域第二部分，所述第一杂质区域第二部分形成为有第二厚度，在比所述第二沟槽的底部更小的深度处与所述第二绝缘膜接触；在所述外延层中的所述第一导电类型的第二杂质区域第二部分，所述第二杂质区域第二部分形成为在比所述第一杂质区域第二部分更小的深度处与所述第一杂质区域第二部分接触；以及所述第二导电类型的柱状体，所述柱状体从所述第一杂质区域第二部分朝着所述半导体衬底延伸。...

【技术特征摘要】
2015.04.16 JP 2015-0842511.一种半导体器件，包括：第一导电类型的半导体衬底；所述第一导电类型的外延层，所述第一导电类型的外延层与所述半导体衬底的表面接触；第一区域和第二区域，所述第一区域和所述第二区域在所述外延层中，确定为有一定距离；第一开关元件，所述第一开关元件形成在所述第一区域中，并且电耦合至所述半导体衬底；第二开关元件，所述第二开关元件形成在所述第二区域中，并且电耦合至所述半导体衬底，从而串联耦合至所述第一开关元件，所述第一开关元件包括：第一电极，所述第一电极经由第一绝缘膜形成在第一沟槽中，所述第一沟槽形成在所述外延层之上；在所述外延层中的所述第二导电类型的第一杂质区域第一部分，所述第一杂质区域第一部分形成为有第一厚度，在比所述第一沟槽的底部更小的深度处与所述第一绝缘膜接触；以及在所述外延层中的所述第一导电类型的第二杂质区域第一部分，所述第二杂质区域第一部分形成为在比所述第一杂质区域第一部分更小的深度处与所述第一杂质区域第一部分接触，所述第二开关元件包括：第二电极，所述第二电极经由第二绝缘膜形成在第二沟槽中，所述第二沟槽形成在所述外延层之上；在所述外延层中的所述第二导电类型的第一杂质区域第二部分，所述第一杂质区域第二部分形成为有第二厚度，在比所述第二沟槽的底部更小的深度处与所述第二绝缘膜接触；在所述外延层中的所述第一导电类型的第二杂质区域第二部分，所述第二杂质区域第二部分形成为在比所述第一杂质区域第二
\t部分更小的深度处与所述第一杂质区域第二部分接触；以及所述第二导电类型的柱状体，所述柱状体从所述第一杂质区域第二部分朝着所述半导体衬底延伸。2.根据权利要求1所述的半导体器件，其中所述第一杂质区域第一部分的所述第一厚度小于所述第一杂质区域第二部分的所述第二厚度。3.根据权利要求1所述的半导体器件，其中所述第二沟槽在一个方向上形成，并且所述柱状体在所述一个方向上以一定间隔隔开。4.一种半导体器件，包括：第一导电类型的半导体衬底；所述第一导电类型的外延层，所述第一导电类型的外延层与所述半导体衬底的表面接触；第一区域和第二区域，所述第一区域和所述第二区域在所述外延层中，确定为有一定距离；第一开关元件，所述第一开关元件形成在所述第一区域中，并且电耦合至所述半导体衬底；第二开关元件，所述第二开关元件形成在所述第二区域中，并且电耦合至所述半导体衬底，从而串联耦合至所述第一开关元件，所述第一开关元件包括：第一电极，所述第一电极经由第一绝缘膜形成在第一...

【专利技术属性】
技术研发人员：柳川洋，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP