数据串行器制造技术

一种串行器电路，可包括恢复电路、调整电路和多路复用器电路。所述恢复电路可被配置成：接收第一频率的第一数据信号，使用所述第一数据信号产生所述第一频率的第一时钟信号，并且基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号。所述调整电路可被配置成接收第二数据信号并且基于所述第一时钟信号将所述第二数据信号重新定时，以产生重新定时的第二数据信号。所述多路复用器电路可被配置成多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。

【技术实现步骤摘要】
【国外来华专利技术】
在此讨论的实施方式涉及一种数据串行器。
技术介绍
数据串行器是一种用于将并行数据总线连接至更窄的并行数据总线或串行数据总线的电子电路。一般来说，并行数据总线可包括相对大数量的数据比特，从而在同时传输两个或更多个数据比特的情况下，以并行方式传输数据字符。窄的并行数据总线或串行数据总线可包括相对小数量的数据线，比如一个，从而以更加串行的方式传输同一数据字符，其中所述数据字符以几个较小的片段逐个地传输。窄的并行数据总线或串行数据总线可以以比并行数据总线高的频率操作，以在给定时段中使相同量的数据通过总线。在一典型实施方式中，数据串行器可从并行电路总线接收低频率的数据并将所述数据转换成具有比并行电路总线少的并行比特的高频数据流。为了转换所述数据，数据串行器可从并行电路总线接收数据字符，将数据字符分成几个片段，并且一般在从并行电路总线获得下一数据字符之前在窄的数据总线上逐个地传输这些片段。在此要求保护的主题不限于解决任何缺点的实施方式或仅在诸如上述之类的环境下操作的实施方式。而是，提供该
技术介绍
仅是为了说明在此描述的一些实施方式可能实施的一个典型

技术实现思路
一些示例实施方式大体涉及数据串行器。在示例实施方式中，串行器电路可包括恢复电路、调整电路和多路复用器电路。所述恢复电路可被配置成：接收第一频率的第一数据信号，使用所述第一数据信号产生所述第一频率的第一时钟信号，并且基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号。所述调整电路可被配置成接收第二数据信号并且基于所述第一时钟信号将所述第二数据信号重新定时，以产生重新定时的第二数据信号。所述多路复用器电路可被配置成多路复用(multiplex)所述重新定时的第一数据信号和所述重新定时的第二数据信号。在一个方面中，所述重新定时的第一数据信号能够与所述第一时钟信号相位对准，使得所述第一时钟信号的上升沿或下降沿对准在所述重新定时的第一数据信号的转变(transition)之间。在一个方面中，所述恢复电路是时钟和数据恢复电路，所述时钟和数据恢复电路还被配置成产生第二频率的第二时钟信号。所述第二频率能够被选择为所述第一频率的约两倍。虽然可使用其他实施方案，但所述时钟和数据恢复电路可包括Alexander鉴相器(phase detector)，所述Alexander鉴相器被配置成比较所述第一数据信号与所述第一时钟信号，然后基于所述第一数据信号与所述第一时钟信号的比较产生所述第二时钟信号。在该实施方式中，所述多路复用器电路被配置成使用所述第二时钟信号来多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。在一个方面中，所述调整电路包括鉴相器，所述鉴相器被配置成比较所述重新定时的第二数据信号的相位与所述第一时钟信号的相位并且产生相位比较信号。此外，所述调整电路包括重新定时元件，所述重新定时元件被配置成基于所述相位比较信号调整所述第二数据信号的相位，以产生所述重新定时的第二数据信号。在一示例中，所述重新定时元件被配置为延迟元件，所述延迟元件通过延迟所述第二数据信号来调整所述第二数据信号的相位。所述调整电路能够被配置为延迟锁定环(delayed-lock-loop)电路。或者，所述调整电路能够被配置为第一调整电路，并且所述串行器进一步配置成包括第二调整电路，所述第二调整电路接收第三数据信号并且基于所述第一时钟信号将所述第三数据信号重新定时，由此产生重新定时的第三数据信号。在该实施方案中，能够提供第三调整电路，所述第三调整电路被配置成接收第四数据信号并且基于所述第一时钟信号将所述第四数据信号重新定时，以产生重新定时的第四数据信号。在此，所述多路复用器电路被配置为第一多路复用器电路，所述串行器进一步包括第二多路复用器电路，所述第二多路复用器电路多路复用所述重新定时的第三数据信号和所述重新定时的第四数据信号。或者，所述多路复用器电路能够配置成多路复用所述重新定时的第一数据信号、所述重新定时的第二数据信号和所述重新定时的第三数据信号。在又另一个示例实施方式中，公开了一种串行化(serialize)数据信号的方法。所述方法可包括接收第二数据信号和第一频率的第一数据信号。所述方法还可包括使用所述第一数据信号产生所述第一频率的第一时钟信号，以及基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号。所述方法可进一步包括基于所述第一时钟信号将所述第二数据信号重新定时以产生重新定时的第二数据信号，以及多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。在一个方面中，使所述重新定时的第一数据信号与所述第一时钟信号相位对准，以使得所述第一时钟信号的上升沿或下降沿对准在所述重新定时的第一数据信号的转变之间。在一个方面中，所述方法包括产生第二频率的第二时钟信号的步骤。所述第二频率能够是所述第一频率的两倍。在此，基于所述第二时钟信号多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。在另一个方面中，所述方法包括：接收第三数据信号以及基于所述第一时钟信号将所述第三数据信号重新定时，以产生重新定时的第三数据信号。所述方法可包括多路复用所述重新定时的第一数据信号、所述重新定时的第二数据信号和所述重新定时的第三数据信号。或者，所述方法可包括下述步骤：接收第四数据信号、基于所述第一时钟信号将所述第四数据信号重新定时以产生重新定时的第四数据信号、以及多路复用所述重新定时的第三数据信号和所述重新定时的第四数据信号。提供该
技术实现思路
是为了以简化的形式介绍在下面详细描述中进一步描述的构思的选择。该
技术实现思路
并不旨在表明所要求保护的主题的关键特征或实质特性，也不旨在用于帮助确定所要求保护的主题的范围。本专利技术的附加特征和优点将在随后的描述中列出或者可通过本专利技术的实施领会到。可通过所附权利要求中特别指出的手段和组合来实现和获得本专利技术的这些特征和优点。本专利技术的这些和其他特征将通过随后的描述和所附权利要求变得更加完全显而易见，或者可通过实施下文阐述的本专利技术领会到。附图说明将通过参照附图中图解的本专利技术的实施方式提供本专利技术更详细的描述。应当理解，这些附图仅描述了本专利技术的一些实施方式，因此不应认为是对本专利技术的范围的限制。将通过使用附图，利用附加的特征和细节描述和解释本专利技术，在附图中：图1图解了示例串行器电路；图2图解了示例恢复电路；图3图解了示例调整电路；图4图解了另一示例串行器电路；图5图解了另一示例串行器电路；图6是串行化数据信号的示例方法的流程图；图7是可包括串行器电路的示例光电模块的透视图。具体实施方式在此公开的一些实施方式涉及一种数据串行器电路，该数据串行器电路被配置成串行化并行数据信号，以产生串行数据信号。为了串行化并行数据信号，在一些实施方式中，数据串行器可包括恢复电路、调整电路和多路复用器电路。恢复电路可被配置成接收第一频率的第一数据信号，使用第一数据信号产生第一频率的第一时钟信号，以及基于第一时钟信号将第一数据信号重新定时，以产生重新定时的第一数据信号。调整电路可被配置成接收第二数据信号并且基于第一时钟信号将第二数据信号重新定时，以产生重新定时的第二数据信号。多路复用器电路可被配置成基于第二时钟信号多路复用重新定时的第一数据本文档来自技高网...

【技术保护点】
一种串行器电路，包括：恢复电路，所述恢复电路被配置成：接收第一频率的第一数据信号，使用所述第一数据信号产生所述第一频率的第一时钟信号，并且基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号；调整电路，所述调整电路被配置成接收第二数据信号并且基于所述第一时钟信号将所述第二数据信号重新定时，以产生重新定时的第二数据信号；和多路复用器电路，所述多路复用器电路被配置成多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。

【技术特征摘要】
【国外来华专利技术】2013.11.18 US 61/905,645;2014.11.14 US 14/542,2511.一种串行器电路，包括：恢复电路，所述恢复电路被配置成：接收第一频率的第一数据信号，使用所述第一数据信号产生所述第一频率的第一时钟信号，并且基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号；调整电路，所述调整电路被配置成接收第二数据信号并且基于所述第一时钟信号将所述第二数据信号重新定时，以产生重新定时的第二数据信号；和多路复用器电路，所述多路复用器电路被配置成多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。2.根据权利要求1所述的串行器电路，其中所述恢复电路是时钟和数据恢复电路，所述时钟和数据恢复电路进一步被配置成产生第二频率的第二时钟信号。3.根据权利要求2所述的串行器电路，其中所述第二频率是所述第一频率的两倍。4.根据权利要求2所述的串行器电路，其中所述时钟和数据恢复电路包括Alexander鉴相器，所述Alexander鉴相器被配置成比较所述第一数据信号与所述第一时钟信号，其中所述第二时钟信号是基于所述第一数据信号与所述第一时钟信号的比较而产生的。5.根据权利要求2所述的串行器电路，其中所述多路复用器电路被配置成使用所述第二时钟信号来多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。6.根据权利要求1所述的串行器电路，其中所述调整电路包括：鉴相器，所述鉴相器被配置成比较所述重新定时的第二数据信号的相位与所述第一时钟信号的相位并且产生相位比较信号；和重新定时元件，所述重新定时元件被配置成基于所述相位比较信号调整所述第二数据信号的相位，以产生所述重新定时的第二数据信号。7.根据权利要求6所述的串行器电路，其中所述重新定时元件是延迟元件，其中所述延迟元件通过延迟所述第二数据信号来调整所述第二数据信号的相位。8.根据权利要求1所述的串行器电路，其中所述调整电路是延迟锁定环电路。9.根据权利要求1所述的串行器电路，其中所述重新定时的第一数据信号与所述第一时钟信号相位对准，以使得所述第一时钟信号的上升沿或下降沿对准在所述重新定时的第一数据信号的转变之间。10.根据权利要求1所述的串行器电路，其中所述调整电路是第一调整电路，所述串行...

【专利技术属性】
技术研发人员：T·L·阮，D·K·凯斯，
申请(专利权)人：菲尼萨公司，
类型：发明
国别省市：美国;US