一种电源驱动电路，包括：电压发生单元，被配置为产生释放控制信号和输出电压。电源驱动电路包括被配置为在标志信号的激活区段期间响应于释放控制信号来使能释放信号的释放控制器。电源驱动电路包括被配置为响应于释放控制信号来增大输出电压的电平的上拉驱动单元。电源驱动电路包括被配置为响应于释放信号来使输出电压的电平同步的释放驱动单元。
【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年3月27日提交的申请号为10-2015-0043258的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例总体而言涉及一种电源驱动电路和包括该电源驱动电路的半导体器件，且更具体而言，涉及一种用于降低电压驱动电路的电流消耗的技术。
技术介绍
如果动态随机存取存储器(DRAM)的集成度增大且高电压用作外部电源电压，那么可能劣化DRAM晶体管的可靠性。为了处理该问题，已经广泛使用用于在芯片内部降低电源电压的电压转换电路。在使用较低电源电压的情况下，可以降低功耗。如果恒定电压成为内部电压源，即使当外部电源电压改变时，也能够保证稳定的电源电压，从而导致芯片的稳定操作。然而，被配置为接收内部电压(VINT)的外围电路或存储阵列的负载可以过度地改变，从而可能难以设计能够在DRAM内部执行稳定操作的电路。DRAM的核包括存储单元、子字线驱动器、感测放大器、X解码器和Y解码器。在这种情况下，作为恒定电势电压和高电压(VPP)的核电压(VCORE)可以用作在核内部使用的内部电压(VINT)。例如，核电压(VCORE)小于外部电源电压(VDD)，高电压(VPP)高于外部电源电压(VDD)。在DRAM的激活操作期间，使用核电压(VCORE)导致了大量电流消耗。因此，核电压(VCORE)由利用运算放大器来产生内部电压的有源驱动器产生。存在在单个芯片中产生的各种类型的电源电压。当一个电源电压被切换到另一电源电压时，电流流入变弱，使得作为回应可以使用释放电路。如果电源电平因电流流入而增大，那么释放电路可以防止内部电压电平增大至期望目标电平或更高。即，电压发生电路从外部电源电压(VDD)连续地接收电流来调节其自身核电压目标电平，以及释放电路连续地发出电流来降低增大的核电压(VCORE)。然而，电压发
生电路和释放电路被配置为在内部电压达到期望目标电平的时间点，通过反馈来执行互补操作，导致了高电流消耗。
技术实现思路
根据实施例，可以提供一种电源驱动电路。所述电源驱动电路可以包括：电压发生单元，被配置为产生释放控制信号和输出电压。电源驱动电路可以包括：释放控制器，被配置为在标志信号的激活区段期间响应于释放控制信号来使能释放信号。电源驱动电路可以包括：上拉驱动单元，被配置为响应于释放控制信号来增大输出电压的电平。电源驱动电路可以包括：释放驱动单元，被配置为响应于释放信号来使输出电压的电平同步。根据实施例，可以提供一种半导体器件。所述半导体器件可以包括：电源驱动电路，被配置为响应于电源电压电平来产生核电压，以及响应于在标志信号的激活时间期间激活的释放信号使核电压同步。半导体器件可以包括电源线驱动单元，被配置为响应于驱动信号来将电源电压或核电压选择性地供应至第一电源线，以及将接地电压供应至第二电源线。半导体器件可以包括：位线感测放大器，耦接至第一电源线和第二电源线，以及位线感测放大器被配置为放大从位线接收的单元数据。附图说明图1是示出根据实施例的应用电源驱动电路的半导体器件的示例代表的框图。图2是示出图1所示的电源线驱动单元的示例表示的电路图。图3是示出根据实施例的电源驱动电路的示例表示的电路图。图4是示出图3所示的标志信号发生单元的操作的示例表示的示意图。图5示出采用根据参照图1-4的上述各种实施例的半导体器件和/或电源驱动电路的系统的示例表示的框图。具体实施方式现在将参照各种实施例(在附图中图示了其示例)。在所有可能的地方，贯穿附图中使用相同的附图标记来指代相同的或相似的部分。在接下来的描述中，为了本公开的主题清楚，可以省略对合并于本文中的相关的已知配置或功能的详细描述。各种实施例可以设计提供一种电源驱动电路及包括该电源驱动电路的半导体器件，其基本上消除由于现有技术的限制和缺点所引起的一个或更多个问题。实施例可以涉及一种技术，所述技术用于通过仅在电压发生电路的电压电平比目标电平高时操作释放电路来降低不必要的电流消耗。图1是示出根据实施例的应用电源驱动电路的半导体器件的示例代表的框图。存储器件可以使用比预定值低的外部电源电压来产生存储器件所需的电源电压，以及可以使用产生的电源电压。例如，为了实现较低功率的DRAM同时降低外部电源的影响，在包含在DRAM中的核区中可以使用具有比外部电源电压的电势低的电势的内部电压。被配置为以与DRAM中相同的方式来使用位线感测放大器(BLSA)的存储器件可以使用核电压(VCORE)来检测单元数据。如果字线被激活，则耦接到所述字线的多个存储单元的数据可以被施加到位线。位线感测放大器(BLSA)可以检测位线对的电压差，且可以将检测到的电压差放大。为了将数据储存在每个DRAM单元中，可以通过位线感测放大器(BLSA)的操作来将数据施加到位线或反相位线，以使得单元的电容器可以以预定电平来充电。所述预定的电压电平可以被定义为核电压(VCORE)电平。用于产生核电压(VCORE)电平的内部驱动器可以被称作核电压驱动器。随着高速DRAM的持续发展，对于每个单元都有必要以更高的速度操作。由于被设计为以更高的速度操作的改进的DRAM的发展，对于每个单元的核电压(VCORE)电平都需要快速的充电能力。因此，有必要将核电压(VCORE)电平设置为电流峰值，位线感测放大器(BLSA)在该电流峰值处操作。相应地，使用用于允许核电压(VCORE)电平与具有更高电势的外部电源电压(VDD)电平短路的过驱动方法。例如，如果DRAM被驱动，则数千位线感测放大器(BLSA)同时操作。BLSA的驱动时间根据是否可能提供用于驱动数千BLSA的足量的电流信号来确定。然而，由于操作电压随着低功率存储器件的数目的增加而成比例地逐渐降低，因此可能很难同时提供足量的电流信号给存储器件。为了解决这个问题，可以使用位线感测放大器(BLSA)的过驱动结构。例如，根据位线感测放大器(BLSA)的过驱动结构，在位线感测放大器(BLSA)操作的初始阶段(即，从单元和位线彼此共享电荷开始)，比通常被施加到位线感测放大器(BLSA)的电源线(RTO)的正常电源电压(通常为内部核电压VCORE)高的高电压(电源电压VDD)被立即施加到位线感测放大器(BLSA)的电源线(RTO)。位线感测放大器(BLSA)可以耦接到一个位线对。可以施加电源信号到位线感测放大器(BLSA)的电源线(RTO)和电源线(SB)。通常，可以施加核电压(VCORE)到电源线(RTO)。然而，在初始操作过程期间，可以施加比核电压(VCORE)高的电源电压(VDD)到电源线驱动单元以实现位线感测放大器(BLSA)的更快的感测操作。图1中图示的电源线驱动单元10可以使用驱动控制信号(SAP1、SAP2、SAN)来激活核电压(VCORE)和电源电压(VDD)，以及可以将激活的核电压(VCORE)和激活的电源电压(VDD)输出到位线感测放大器(BLSA)的电源线(RTO、SB)。电源线驱动单元10可以在接收到驱动控制信号(SAP1、SAP2)时将核电压(VCORE)或电源电压(VDD)输出给上拉电源线(RTO)。电源线驱动单元10可以在接收到驱动控制信号(SAN)时将接地电压输出到下拉电源线(SB)。图2是示出图1所示的电源线驱动单元10的本文档来自技高网...
【技术保护点】
一种电源驱动电路，包括：电压发生单元，被配置为产生释放控制信号和输出电压；释放控制器，被配置为在标志信号的激活区段期间响应于释放控制信号来使能释放信号；上拉驱动单元，被配置为响应于释放控制信号来增大输出电压的电平；以及释放驱动单元，被配置为响应于释放信号来使输出电压的电平同步。
【技术特征摘要】
2015.03.27 KR 10-2015-00432581.一种电源驱动电路，包括：电压发生单元，被配置为产生释放控制信号和输出电压；释放控制器，被配置为在标志信号的激活区段期间响应于释放控制信号来使能释放信号；上拉驱动单元，被配置为响应于释放控制信号来增大输出电压的电平；以及释放驱动单元，被配置为响应于释放信号来使输出电压的电平同步。2.根据权利要求1所述的电压驱动电路，其中电压发生单元包括：比较器，被配置为当偏置电压被激活时比较输入信号的电压与分配电压；偏置单元，被配置为向比较器提供偏置电压；驱动单元，被配置为驱动比较器的输出信号；延迟单元，被配置为通过延迟驱动单元的输出信号来控制上拉驱动单元的操作，以及通过将驱动单元的输出信号延迟预定时间来输出释放控制信号；以及电压分配单元，被配置为分配输出电压，以及输出分配电压。3.根据权利要求2所述的电源驱动电路，其中，电压分配单元输出具有一半输出电压的电压电平的分配电压。4.根据权利要求1所述的电源驱动电路，其中释放控制器包括：锁存单元，被配置为锁存标志信号；以及组合单元，被配置为将锁存单元的输出信号与释放控制信号组合，以及输出释放信号。5.根据权利要求4所述的电源驱动电路，其中，当标志信号处于高电平时...
【专利技术属性】
技术研发人员：张文，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。