多模式开关电容电路制造技术

公开了一种多模式开关电容电路，包括一个飞电容、两个输出电容、七个晶体管和三个衬底选择电路。通过控制七个晶体管的导通和关断，该开关电容电路可以工作于正负1倍模式或正负0.5倍模式，在两个输出电容上提供正负1倍电源电压或正负0.5倍电源电压。

【技术实现步骤摘要】

本专利技术涉及电子电路装置，更具体但是并非排它地涉及多模式开关电容电路。
技术介绍
图2示出一款现有的(参考ZL200910308523.1号专利说明书的附图7)多模式电荷泵电路202，包括开关S1～S7和电容C1～C3。通过控制开关S1～S7的导通关断，该多模式电荷泵可以工作于1X模式或0.5X模式，在输出电容C2和C3上提供正负1倍电源电压(VDD)或正负0.5倍电源电压。该专利虽然给出了多模式电荷泵的原理图，但并未给出具体电路图。在集成电路领域，通常使用MOS器件实现开关S1～S7。由于MOS器件/晶体管以分为P沟道MOS器件(简称PMOS)和N沟道MOS器件(简称NMOS)。不同器件类型对应不同驱动方式和不同电阻率(相同版图面积)，选择合适的MOS类型实现开关S1～S7是本领域技术人员面临问题之一。其次，由于MOS是四端器件，包括栅极(又称控制端)、漏极(第一端或者第二端)、源极(第二端或者第一端)和衬底端，如何优化地控制栅极实现最小导通电阻，如何控制优化地控制衬底端，防止寄生二极管非正常导通，是本领域普通技术人员面临的又一难题。
技术实现思路
考虑到现有技术中的一个或多个问题，提供了一种一种多模式开关电容电路，包括，第一电源端，用以接收第一电源；接地端，用以耦接至地电势；第一电容，具有第一端和第二端；第二电容，具有第一端和第二端，其第二端耦接至所述接地端；第三电容，具有第一端和第二端，其第二端耦接至所述接地端；第一晶体管，为PMOS晶体管，具有控制
端、第一端、第二端和衬底端，其第一端耦接至所述第一电源端，其第二端耦接至所述第一电容第一端，其衬底端耦接至所述第一电源端；第二晶体管，为NMOS晶体管，具有具有控制端、第一端、第二端和衬底端，其第一端耦接至所述接地端，其第二端耦接至所述第一电容第一端，其衬底端耦接至所述接地端；第三晶体管，为PMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电源端，其第二端耦接至所述第二电容第一端，其衬底端耦接至所述第一电源端；第四晶体管，为NMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第一端，其第二端耦接至所述第三电容第一端；第一衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第四晶体管衬底端，其第一端耦接至所述第四晶体管第二端，其第二端耦接至所述接地端；第五晶体管，为NMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述第三电容第一端；第二衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第五晶体管衬底端，其第一端耦接至所述第五晶体管第二端，其第二端耦接至所述第二电容第一端；第六晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述接地端；第三衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第六晶体管衬底端，其第一端耦接至所述第六晶体管第二端，其第二端耦接至所述第二电容第一端；以及第七晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述第二电容第一端，其衬底耦接至所述第二电容第一端。本专利技术提供的开关电容电路，通过控制七个晶体管的导通和关断，该开关电容电路可以工作于正负1倍模式或正负0.5倍模式，在两个输出电容上提供正负1倍电源电压或正负0.5倍电源电压。附图说明下面将参考附图详细说明本专利技术的具体实施方式，其中相同的附图标记表示相同的部件或特征。图1示出根据本专利技术一个实施例的开关电容电路100的电路示意图；图2示出现有的多模式电荷泵电路202的电路示意图；图3示出根据本专利技术一个实施例的衬底选择器300的电路示意图；图4示出根据本专利技术一个实施例的电平转换电路400的电路示意图；图5示出根据本专利技术一个实施例的开关电容电路500的电路示意图。具体实施方式在下文的特定实施例代表本专利技术的示例性实施例，并且本质上仅为示例说明而非限制。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：这些特定细节对于本专利技术而言不是必需的。在其他实例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本专利技术的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。当称“元件”“接收”某一信号时，可以使直接接收，也可以通过开关、电阻、电平位移器、信号处理单元等接收。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。图1示出根据本专利技术一个实施例的开关电容电路100的电路示意图。开关电容电路100包括：第一电源端T1，用以接收第一电源VDD；接地端TG，用以耦接至地电势GND；第一电容C1，又称飞电容C1，
具有第一端和第二端；第二电容C2，具有第一端和第二端，其第一端提供负电源VNN，其第二端耦接至接地端TG；第三电容C3，具有第一端和第二端，其第一端提供正电源VPP，其第二端耦接至接地端TG。开关电容电路100还包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管、第六晶体管M6、第七晶体管M7、第一衬底选择电路SS1、第二衬底选择电路SS2和第三衬底选择电路SS3。开关电容电路100还可以进一步包括晶体管M1～M7的驱动电路D1～D7，驱动电路D1～D7各自的输入端分别接收一个逻辑信号，输出端各自提供一个控制信号以控制晶体管M1～M7导通或关断。在一个实施例中，第一电源的电压为1.8V，正电源VPP的电压为1.8V(1X模式)或者0.9V(0.5X模式)，负电源VNN的电压为-1.8V(1X模式)或者-0.9V(0.5X模式)。在另外一个实施例中第一电源的电压为1.2V甚至更低，正电源VPP的电压为1.0V(1X模式)或者0.5V(0.5X模式)，负电源VNN的电压为-1.0V(1X模式)或者-0.5V(0.5X模式)。第一晶体管M1，为PMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至第一电源端T1以接收第一电源VDD，其第二端耦接至第一电容C1第一端，其衬底端耦接至第一电源端T1。采用PMOS晶体管实现第一晶体管M1，可以简化其驱动电路的设计。第一驱动电路D1，具有输入端、输出端、高电源端和低电源端，其高电源端耦接至第一电源端VT1以接收第一电源VDD，其低电源端耦接至第二电容C2第一端(以下简称负电源端)以接收负电源VNN。相比于本文档来自技高网...

【技术保护点】
一种多模式开关电容电路，包括，第一电源端，用以接收第一电源；接地端，用以耦接至地电势；第一电容，具有第一端和第二端；第二电容，具有第一端和第二端，其第二端耦接至所述接地端；第三电容，具有第一端和第二端，其第二端耦接至所述接地端；第一晶体管，为PMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电源端，其第二端耦接至所述第一电容第一端，其衬底端耦接至所述第一电源端；第二晶体管，为NMOS晶体管，具有具有控制端、第一端、第二端和衬底端，其第一端耦接至所述接地端，其第二端耦接至所述第一电容第一端，其衬底端耦接至所述接地端；第三晶体管，为PMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电源端，其第二端耦接至所述第二电容第一端，其衬底端耦接至所述第一电源端；第四晶体管，为NMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第一端，其第二端耦接至所述第三电容第一端；第一衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第四晶体管衬底端，其第一端耦接至所述第四晶体管第二端，其第二端耦接至所述接地端；第五晶体管，为NMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述第三电容第一端；第二衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第五晶体管衬底端，其第一端耦接至所述第五晶体管第二端，其第二端耦接至所述第二电容第一端；第六晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述接地端；第三衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第六晶体管衬底端，其第一端耦接至所述第六晶体管第二端，其第二端耦接至所述第二电容第一端；以及第七晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述第二电容第一端，其衬底耦接至所述第二电容第一端。...

【技术特征摘要】
1.一种多模式开关电容电路，包括，第一电源端，用以接收第一电源；接地端，用以耦接至地电势；第一电容，具有第一端和第二端；第二电容，具有第一端和第二端，其第二端耦接至所述接地端；第三电容，具有第一端和第二端，其第二端耦接至所述接地端；第一晶体管，为PMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电源端，其第二端耦接至所述第一电容第一端，其衬底端耦接至所述第一电源端；第二晶体管，为NMOS晶体管，具有具有控制端、第一端、第二端和衬底端，其第一端耦接至所述接地端，其第二端耦接至所述第一电容第一端，其衬底端耦接至所述接地端；第三晶体管，为PMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电源端，其第二端耦接至所述第二电容第一端，其衬底端耦接至所述第一电源端；第四晶体管，为NMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第一端，其第二端耦接至所述第三电容第一端；第一衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第四晶体管衬底端，其第一端耦接至所述第四晶体管第二端，其第二端耦接至所述接地端；第五晶体管，为NMOS晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述第三电容第一端；第二衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第五晶体管衬底端，其第一端耦接至所述第五晶体管第二端，其第二端耦接至所述第二电容第一端；第六晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述接地端；第三衬底选择电路，具有第一端、第二端和选择端，其选择端耦接至所述第六晶体管衬底端，其第一端耦接至所述第六晶体管第二端，其第二端耦接至所述第二电容第一端；以及第七晶体管，具有控制端、第一端、第二端和衬底端，其第一端耦接至所述第一电容第二端，其第二端耦接至所述第二电容第一端，其衬底耦接至所述第二电容第一端。2.根据权利要求1所述的开关电容电路，其中，若所述第四晶体管导通，所述第四晶体管衬底端通过所述第一衬底选择电路耦接至所述第四晶体管第二端；若所述第四晶体管关断，所述第四晶体管衬底端通过所述第一衬底选择电路耦接至所述接地端。3.根据权利要求1所述的开关电容电路，其中，若所述第五晶体管导通，所述第五晶体管衬底端通过所述第二衬底选择电路耦接至所述第五晶体管第二端；若所述第五晶体管M5关断，所述第五晶体管衬底端通过所述第二衬底选择电路耦接至所述第二电容第一端。4.根据权利要求1所述的开关电容电路，其中，若所述第六晶体管导通，所述第六晶体管衬底端通过所述第三衬底选择电路耦接至所述接地端；若所述第六晶体管关断，所述第六晶体管衬底端通过所述第三衬底选择电路耦接至所述第二电容第一端。5.根据权利要求1至4任一所述的放大器，其中，所述第一衬底选择电路或第二衬底选择电路或第三衬底选择电路包含一个衬底选择器，所述衬底选择器具有第一端配置为所述第一、第二或第三衬底选择电路的第一端，第二端配置为所述第一、第二或第三衬底选择电路的第二端，选择端配置为所述第一、第二或第三衬底选择电路的选择端，电源端和控制端，所述衬底选择器包括：反相器I1，具有输入端、输出端、高电源端和低电源端，其输入端耦接至所述衬底选择器的控制端，其高电源端耦接至所述衬底选择器的电源端，其低电源端耦接至所述第一衬底选择电路的第二端；P型晶体管P1，具有控制端、第一端、第二端和衬底端，其控制端耦接至所述反相器I1的输出端，其第一端耦接至所述所述衬底选择器的选择端，其第二端耦接至所述衬底选择器的第二端，其衬底端耦接至所述衬底选择器的电源端；N型晶体管N1，具有控制端、第一端、第二端和衬底端，其控制端耦接至所述反相器I1的输出端，其第一端耦接至所述衬底选择器的选择端，其第二端耦接至所述衬底选择器的第一端，其衬底耦接至所述衬底选择器的第二端；P型晶体管P2，具有控制端、第一端、第二端和衬底端，其控制端耦接至反相器I1的输入端，其第一端耦接至所述衬底选择器的选择端，其第二端耦接至所述衬底选择器的第一端，其衬底耦接至所述衬底选择器的电源端；以及N型晶体管N2，具有控制端、第一端、第二端和衬底端，其控制端耦接至所述反相器I1的输入端，其第一端耦接至所述衬底选择器的选择端，其第二端耦接至所述衬底选择器的第二端，其衬底耦接至所述衬底选择器的第二端。6.根据权利要求1所述的开关电容电路还包括：第一驱动电路，具有输入端、输出端、高电源端和低电源端，其高电源端耦接至所述第一电源端以接收所述第一电源，其低电源端耦接至所述第二电容第一端；以及第三驱动电路，具有输入端、输出端、高电源端和低电源端，其高电源端耦接至所述第一电源端以接收所述第一电源，其低电源端耦接至所述接地端，其输出端耦接至所述第三晶体管控制端。7.根据权利要求1所述的开关电容电路还包括还包括：第二驱动电路，具有输入端、输出端、高电源端和低电源端，其高电源端耦接至所述第一电源端或者第二电源端，其低电源端耦接至所述接地...

【专利技术属性】
技术研发人员：王海时，王天宝，彭映杰，姚尧，许文，郑欣，
申请(专利权)人：成都信息工程大学，
类型：发明
国别省市：四川;51