一种自对准STI的制备方法技术

本发明专利技术公开了一种自对准STI的制备方法，通过采用炉管LPCVD工艺在浅沟槽内壁氧化层上再生长一层一定厚度且厚度均匀的多晶硅侧壁层，能够有效的防止水汽退火中的水汽消耗衬底硅和多晶硅浮栅硅，使隧穿氧化硅层的边缘厚度不改变，保证了隧穿氧化硅层的质量，进而提高了产品的可靠性。

【技术实现步骤摘要】

本专利技术涉及微电子领域，更具体地，涉及一种新的自对准STI(Shallow Trench Isolation，浅沟槽隔离)工艺。
技术介绍
在Flash产品工艺制造中，STI拐角对器件性能有很大影响。如果拐角太尖或者氧化层凹进过大都会导致电场聚集，器件失效。为了减小STI拐角对器件的影响，常用的解决方案是用自对准STI技术。此技术具有工艺步骤简单、栅氧可靠性高、以及沟道宽度均匀性好等特点，被广泛采用，并为闪存制造提供了低成本、高可靠性、高存储密度和电压耦合程度好的集成工艺。STI用来隔离Flash的存储单元。Flash存储单元的结构从里到外依次包括隧穿氧化硅层、浮栅层、ONO(氧化硅/氮化硅/氧化硅)层和控制栅层，其中隧穿氧化硅层的厚度对数据保存能力和数据的擦除/写入速度有重要的影响。自对准STI技术中，隧穿氧化硅层是最先生长的，如何降低后继工艺对隧穿氧化硅层厚度和质量的影响，具有重要的意义。图1a至图1d体现了现有自对准STI工艺步骤，如下：首先，在掺杂有磷的N-well衬底101上由里到外依次生长隧穿氧化硅层102、多晶硅浮栅层103和氮化硅层104，如图1a，其中隧穿氧化硅层102采用高温热氧化工艺或者原位水汽生成工艺(ISSG，In Situ Steam Generation)制备，再用N2O退火；多晶硅浮栅层103采用炉管低压化学气相沉积工艺(LPCVD工艺)；氮化硅层104采用炉管低压化学气相沉积工艺(LPCVD工艺)；其次，通过光刻工艺形成掩模图形，并依次刻蚀氮化硅层104、多晶硅浮栅层103、隧穿氧化硅层102以及硅衬底101，形成如图1b所示的浅沟槽110；第三，通过快速热处理工艺(RTP，Rapid Thermal Process)或者ISSG工艺生长浅沟槽侧壁氧化层106，如图1c所示；第四，通过高深宽比工艺(HARP，High Aspect Ratio Process)对浅沟槽110填充二氧化硅层105，填充后再进行退火，完成自对准STI工艺，如图1d。在上述第四步骤中，HARP工艺的退火中存在一步水汽退火步骤，用来去除HARP工艺的空隙，为了提高去除空隙能力，通常采用提高退火温度的方法来实现，即温度越高，空隙改善效果越好，一般水汽退火的温度大于600度，水汽退火的时间大于30分钟。在这个过程中，水汽在疏松的HARP中扩散，穿透浅沟槽侧壁氧化层106，并在高温下(大于600度)和衬底101中的硅以及多晶硅浮栅层103中的硅发生反应，生成二氧化硅产物，即水汽消耗衬底硅和多晶硅浮栅生成二氧化硅。此现象导致隧穿二氧化硅层102边缘部分变厚，如图1d中圆圈标记的部分，隧穿氧化硅质量变差，因此严重影响了产品的可靠性。
技术实现思路
为了实现本专利技术的目的，本专利技术提供了一种新的自对准STI工艺，用来解决现有技术中隧穿氧化硅层边缘变厚，质量变差的技术问题。为实现上述目的，本专利技术的技术方案如下：一种新的自对准STI的制备方法，如图2和图3a至图3e所示，其特征在于，包括如下步骤：步骤S01：提供一半导体衬底201，并在该半导体衬底201上依次生长隧穿氧化硅层202、多晶硅浮栅层203和氮化硅层204，如图3a所示；步骤S02：通过光刻工艺形成掩模图形，并依次刻蚀氮化硅层204、多晶硅浮栅层203、隧穿氧化硅层202以及硅衬底201，形成深至硅衬底201中的浅沟槽210，如图3b所示；步骤S03：在浅沟槽210内壁表面生长氧化层206，如图3c所示；步骤S04：在上述浅沟槽结构表面再生长一层多晶硅侧壁层207，如图3c所示；步骤S05：对浅沟槽210进行填充205，如图3d，并退火，得到最终结
构，如图3e。进一步地，步骤S04中，以SixHy为反应物，采用炉管LPCVD工艺形成多晶硅侧壁层207。进一步地，所述多晶硅侧壁层207的厚度为20～40埃。进一步地，所述炉管LPCVD工艺温度为400～450度，压力小于0.5托。进一步地，所述SixHy为Si2H6。进一步地，步骤S01中，采用ISSG工艺或者低压自由基氧化工艺(Low Pressure Radical Oxidization，LPRO)制备隧穿氧化硅层202，再用N2O退火。进一步地，步骤S01中，采用炉管低压化学气相沉积工艺制备多晶硅浮栅层203。进一步地，步骤S01中，采用炉管低压化学气相沉积工艺制备氮化硅层204。进一步地，步骤S03中，采用RTP工艺或者ISSG工艺在浅沟槽内壁表面生长氧化层206。进一步地，步骤S05中，采用HARP工艺进行浅沟槽氧化物填充205。本专利技术的新的自对准STI工艺，通过在生长浅沟槽侧壁氧化层206之后，再在该氧化层之上再生长一层多晶硅侧壁层207的方法，不仅有效的保证了多晶硅侧壁层207的厚度均匀度，而且水汽被多晶硅侧壁层207所阻止(消耗)，即水汽不再消耗衬底硅201和多晶硅浮栅203，隧穿氧化硅层202边缘厚度不再变厚，保证了产品的可靠性，因此，本专利技术具有显著特点。附图说明图1a至图1d是现有技术的自对准STI工艺简图；图2是本专利技术的自对准STI工艺步骤；图3a至图3e是本专利技术的自对准STI工艺简图。具体实施方式下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优
点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。在以下本专利技术的具体实施方式中，请参阅图2和图3a至图3e，图2是本专利技术的自对准STI工艺步骤，图3a至图3e是本专利技术的自对准STI工艺简图。如图所示，其显示本专利技术的新的自对准STI的制备方法，步骤如下：步骤S01：提供一半导体衬底201，并在该半导体衬底201上依次生长隧穿氧化硅层202、多晶硅浮栅层203和氮化硅层204，如图3a所示；该步骤中的半导体衬底201可以为原始的或外延的半导体材料，包括纯单晶硅、p型硅、n型硅、III-V族化合物半导体材料、II-VI族化合物半导体材料以及在上述材料中包含电子器件的半导体材料等。作为优选实施例，半导体基底为掺杂有磷的N-well衬底。该步骤中，作为优选实施例，隧穿氧化硅层202采用ISSG工艺或者LPRO工艺制备，再用N2O退火。ISSG工艺或LPRO工艺是一种新型低压快速氧化热退火技术，目前主要用于超薄氧化薄膜生长,牺牲氧化层以及氮氧薄膜的制备。ISSG工艺是一种反应腔内的反应，采用掺入少量氢气的氧气作为反应气氛，在高温下氢气和氧气产生类似于燃烧的化学反应,生成大量的气相活性自由基,其中主要是原子氧，由于原子氧的强氧化作用,最终得到的氧化物薄膜体内缺陷少,界面态密度也比较小。LPRO工艺是一种炉管内的反应，反应机理和ISSG工艺相同，在此不作赘述。该步骤中，作为优选实施例，多晶硅浮栅层203采用炉管低压化学气相沉积工艺，在设备的工艺腔中通入硅烷，硅烷分解，多晶硅生长或淀积在硅片表面。该步骤中，作为优选实施例，氮化硅层204采用炉管低压化学气相沉积工艺，在设备的腔体中氨气与二氯硅烷发生反应，在硅片的表面生长或淀积氮化硅层。上述隧穿氧化硅本文档来自技高网...

【技术保护点】
一种自对准STI的制备方法，其特征在于，包括如下步骤：步骤S01：提供一半导体衬底，并在该半导体衬底上依次生长隧穿氧化硅层、多晶硅浮栅层和氮化硅层；步骤S02：通过光刻工艺形成掩模图形，并依次刻蚀氮化硅层、多晶硅浮栅层、隧穿氧化硅层以及硅衬底，形成深至硅衬底中的浅沟槽；步骤S03：在浅沟槽内壁表面生长氧化层；步骤S04：在上述浅沟槽结构表面再生长一层多晶硅侧壁层；步骤S05：对浅沟槽进行填充，并退火。

【技术特征摘要】
1.一种自对准STI的制备方法，其特征在于，包括如下步骤：步骤S01：提供一半导体衬底，并在该半导体衬底上依次生长隧穿氧化硅层、多晶硅浮栅层和氮化硅层；步骤S02：通过光刻工艺形成掩模图形，并依次刻蚀氮化硅层、多晶硅浮栅层、隧穿氧化硅层以及硅衬底，形成深至硅衬底中的浅沟槽；步骤S03：在浅沟槽内壁表面生长氧化层；步骤S04：在上述浅沟槽结构表面再生长一层多晶硅侧壁层；步骤S05：对浅沟槽进行填充，并退火。2.根据权利要求1所述的自对准STI的制备方法，其特征在于，步骤S04中，以SixHy为反应物，采用炉管LPCVD工艺形成多晶硅侧壁层。3.根据权利要求2所述的自对准STI的制备方法，其特征在于，所述多晶硅侧壁层的厚度为20～40埃。4.根据权利要求2或3所述的自对准STI的制备方法，其特征在于，所述炉管LPCVD工艺温度为400...

【专利技术属性】
技术研发人员：江润峰，孙勤，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31