具有含锗的释放层的III-V族化合物和锗化合物纳米线悬置制造技术

一种器件包括：衬底层；限定nFET(n型场效应晶体管)区域的源极/漏极部件的第一集合；限定pFET(p型场效应晶体管)区域的源极/漏极部件的第二集合；第一悬置纳米线，至少部分地悬置在nFET区域中的衬底层之上并且由III‑V族材料制成；以及第二悬置纳米线，至少部分地悬置在pFET区域中的衬底层之上并且由含锗材料制成。在一些实施例中，通过在含锗的释放层的顶部上添加合适的纳米线层并且随后移除含锗的释放层以使得纳米线悬置而制造第一悬置纳米线和第二悬置纳米线。

【技术实现步骤摘要】

本专利技术总体涉及纳米线型半导体器件的领域，并且更具体地涉及具有“释放层”(也即，当首先形成纳米线结构时在纳米线下方并支撑纳米线、但是随后被移除以使得纳米线被悬置而并不具有在纳米线悬置区段下方并支撑纳米线悬置区段的任何材料的层)的纳米线型半导体器件。
技术介绍
制造包括纳米线部分的半导体器件是已知的。例如，一些晶体管使用纳米线以形成晶体管的栅极部分。纳米线器件的“释放”是在制造工艺中的关键步骤。更具体地，在纳米线型半导体器件中“释放”纳米线涉及如下制造工艺，其中(i)首先在另一层(也即“释放层”)的顶表面上初始地形成纳米线，以及(ii)从纳米线的下方移除(或释放)释放层或者释放层的至少一部分(并不移除纳米线)；以及(iii)结果，纳米线被悬置在其中释放层曾经所处的区域之上。在半导体器件中使用“III-V族化合物”作为半导体材料是已知的。示例性的并且最通常使用的III-V族半导体材料包括但不限于；砷化镓(GaAs)、磷化铟(InP)和砷化铟镓(InGaAs)。可以使用任何其他二元、三元或其他组合的III-V族半导体。
技术实现思路
根据本专利技术的一个方面，一种至少部分地制造半导体器件的方法包括以下步骤(并不必然按照以下顺序)：(i)提供第一子组件，包括衬底层、形成在衬底层的顶表面的至少一部分上的含锗的层、位于含锗的层的顶表面的一部分上的III-V族材料纳米线层、位于含锗的层的顶表面的一部分上的硅-锗(SiGe)纳米线层；以及(ii)通过移
除含锗的层将第一子组件精炼为第二子组件，从而(a)III-V族材料纳米线层至少部分地悬置在衬底层之上；以及(b)SiGe纳米线层至少部分地悬置在衬底层之上。根据本专利技术的另一方面，一种至少部分地制造半导体器件的方法包括以下步骤(并不必然按照以下顺序)：(i)提供第一子组件，第一子组件包括第一处理晶片、形成在第一处理晶片的顶表面的至少一部分上的第一含锗的层、以及位于第一含锗的层的顶表面的至少一部分上的III-V族材料纳米线层，其中针对III-V族材料生长而优化第一含锗的层，从而III-V族材料层具有相对低的拉伸应变；(ii)提供第二子组件，第二子组件包括第二处理晶片、形成在第二处理晶片的顶表面的至少一部分上的第二含锗的层，其中优化第二含锗的层以用作用于p型场效应晶体管栅极材料生长的种子层；(iii)通过将第一子组件晶片接合至第二子组件的顶表面上将第一和第二子组件精炼为第三子组件，从而第三子组件包括第二处理晶片、形成在第二处理晶片的顶表面的至少一部分上的第二含锗的层、以及位于第二含锗的层的顶表面的至少一部分上的III-V族材料纳米线层；(iv)通过将III-V族材料纳米线层的一部分替换为硅-锗(SiGe)纳米线层而将第三子组件精炼为第四子组件，其中SiGe纳米线层位于第二含锗的层的顶表面的至少一部分之上；以及(v)通过移除第二含锗的层将第四子组件精炼为第五子组件，从而：(a)III-V族材料纳米线层至少部分地悬置在第二处理晶片之上；以及(b)SiGe纳米线层至少部分地悬置在第二处理晶片层之上。根据本专利技术的另一方面，一种半导体器件包括：(i)衬底层；(ii)源极/漏极部件的第一集合，在衬底层中限定nFET(n型场效应晶体管)区域；(iii)源极/漏极部件的第二集合，在衬底层中限定pFET(p型场效应晶体管)区域；(iv)第一悬置纳米线，至少部分地悬置在nFET区域中衬底层之上，由III-V族材料制成，并且电连接以用作用于源极/漏极部件的第一集合的栅极；以及(v)第二悬置纳米线，至少部分地悬置在pFET区域中的衬底层之上，由硅-锗(SiGe)
制成，并且电连接以用作用于源极/漏极部件的第二集合的栅极。附图说明图1A是根据本专利技术的在制造半导体器件的第一实施例中使用的第一中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；图1B是在制造第一实施例半导体器件中使用的第二中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；图1C是在制造第一实施例半导体器件中使用的第三中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；图1D是在制造第一实施例半导体器件中使用的第四中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；图1E是在制造第一实施例半导体器件中使用的第四中间子组件的横向剖视图(为了清楚示意目的省略了剖面线)；图2A是根据本专利技术的在制造半导体器件的第二实施例中使用的第一中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；图2B是在制造第二实施例半导体器件中使用的第二中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；图2C是在制造第二实施例半导体器件中使用的第三中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；图2D是在制造第二实施例半导体器件中使用的第四中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；图2E是在制造第二实施例半导体器件中使用的第五中间子组件的纵向剖视图(为了清楚示意目的省略了剖面线)；以及图2F是在制造第二实施例半导体器件中使用的第五中间子组件的横向剖视图(为了清楚示意目的省略了剖面线)。具体实施方式本专利技术的一些实施例涉及一种器件，包括：衬底层；源极/漏极部件的第一集合，限定nFET(n型场效应晶体管)区域；源极/漏极部
件的第二集合，限定pFET(p型场效应晶体管)区域；第一悬置纳米线，至少部分地悬置在nFET区域中的衬底层之上并且由III-V族材料制成；以及第二悬置纳米线，至少部分地悬置在pFET区域中衬底层之上并且由含锗材料制成。在一些实施例中，通过在含锗的释放层的顶部上添加合适的纳米线层并且随后移除含锗的释放层以使得纳米线悬置来制造第一悬置纳米线和第二悬置纳米线。在一些实施例中，一种用于制造悬置纳米线型半导体器件的制造方法包括：(i)由III-V族化合物制造纳米线；以及(ii)使用含锗(含Ge)的层作为用于悬置III-V族化合物悬置纳米线的释放层(在制造期间至少部分地被移除)。“晶格匹配”是可以与III-V悬置纳米线/含锗的释放层制造工艺结合使用的有用的技术。半导体材料通常具有晶体结构，其中原子在由晶格常数特征化的规则晶格中。晶格匹配尝试匹配(或至少接近匹配)用于将被混合和/或相互邻近定位的两种半导体材料的晶格常数。例如：(i)GaAs是具有5.65325A(埃)晶格常数的III-V族半导体材料；以及(ii)锗是具有5.658A晶格常数的用于半导体器件中的材料；以及(iii)因为GaAs和锗的晶格常数值非常接近，这些材料出于大多数目的而被视作是晶格匹配的。在本专利技术的一些实施例中，锗(Ge)或硅-锗(SiGe)层用作释放层。在此，锗释放层和/或SiGe释放层将共同地称作“含锗的释放层”。在本专利技术的一些实施例中，选择性地刻蚀含锗的释放层，意味着通过采用移除锗和/或SiGe而并不移除正制造的中间悬置纳米线型半导体子组件中其他材料的刻蚀剂刻蚀来释放锗或SiGe释放层(或释放层的锗或SiGe部分)。用于制作处理晶片的材料可以渐变直至纯锗。为了解释，如在本文献中所使用的那样，术语“渐变SiGe”涉及SiGe层的锗含量增加至不具有硅的纯锗的最大等级。例如，10％等级SiGe在其本文档来自技高网...

【技术保护点】
一种至少部分地制造半导体器件的方法，所述方法包括：提供第一子组件，所述第一子组件包括衬底层、形成在所述衬底层的顶表面的至少一部分上的含锗的层、位于所述含锗的层的顶表面的一部分上的III‑V族材料纳米线层、位于所述含锗的层的顶表面的一部分上的硅‑锗SiGe纳米线层；以及通过移除所述含锗的层将所述第一子组件精炼为第二子组件，从而：(i)所述III‑V族材料纳米线层至少部分地悬置在所述衬底层上方，以及(ii)所述SiGe纳米线层至少部分地悬置在所述衬底层上方。

【技术特征摘要】
2015.03.24 US 14/666,5201.一种至少部分地制造半导体器件的方法，所述方法包括：提供第一子组件，所述第一子组件包括衬底层、形成在所述衬底层的顶表面的至少一部分上的含锗的层、位于所述含锗的层的顶表面的一部分上的III-V族材料纳米线层、位于所述含锗的层的顶表面的一部分上的硅-锗SiGe纳米线层；以及通过移除所述含锗的层将所述第一子组件精炼为第二子组件，从而：(i)所述III-V族材料纳米线层至少部分地悬置在所述衬底层上方，以及(ii)所述SiGe纳米线层至少部分地悬置在所述衬底层上方。2.根据权利要求1所述的方法，进一步包括：将所述III-V族材料纳米线层电连接至源极/漏极部件的第一集合，从而所述III-V族材料纳米线层用作用于n型场效应晶体管nFET的栅极；以及将所述SiGe纳米线层电连接至源极/漏极部件的第二集合，从而所述SiGe纳米线层用作用于p型场效应晶体管pFET的栅极。3.根据权利要求2所述的方法，其中，所述第一子组件进一步包括硬掩模材料层，所述硬掩模材料层至少基本上位于所述III-V族材料纳米线层的顶表面上，所述方法进一步包括：通过从所述第二子组件剥除所述硬掩模材料层，将所述第二子组件精炼为第三子组件。4.根据权利要求2所述的方法，其中：所述第一子组件进一步包括氧化物停止层，所述氧化物停止层位于所述衬底层的顶表面上并且在所述III-V族材料纳米线层和所述含锗的纳米线层之间；在所述第二子组件中，由所述氧化物停止层至少部分地支撑所述III-V族材料纳米线层的第一端；以及在所述第二子组件中，由所述氧化物停止层至少部分地支撑所述SiGe纳米线层的第一端。5.根据权利要求2所述的方法，其中，所述衬底是渐变为Ge的处理晶片。6.根据权利要求2所述的方法，其中，用于制造所述III-V族材料纳米线层的III-V族材料与用于制造所述含锗的层的材料至少基本上晶格匹配。7.根据权利要求2所述的方法，其中，用于制造所述含锗的层的材料具有比所述SiGe纳米线层更高的锗比例。8.根据权利要求2所述的方法，其中，用于制造所述含锗的层的材料具有比所述SiGe纳米线层至少高百分之20的锗比例。9.根据权利要求2所述的方法，其中，由湿法刻蚀工艺执行所述含锗的层的移除。10.根据权利要求2所述的方法，其中，由湿法刻蚀工艺执行所述含锗的层的移除而基本上并不从所述SiGe纳米线层移除任何材料。11.一种至少部分地制造半导体器件的方法，所述方法包括：提供第一子组件，所述第一子组件包括第一处理晶片、形成在所述第一处理晶片的顶表面的至少一部分上的第一含锗的层、以及位于所述第一含锗的层的顶表面的一部分上的III-V族材料纳米线层，其中针对III-V族材料生长优化所述第一含锗的层，从而所述III-V族材料层具有相对低的拉伸应变；提供第二子组件，所述第二子组件包括第二处理晶片、以及形成在所述第二处...

【专利技术属性】
技术研发人员：G·M·科恩，I·劳尔，A·雷兹奈斯克，J·W·斯莱特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US