闸流晶体管随机存取存储器中的功率减小制造技术

本发明专利技术公开了一种使用垂直闸流晶体管的易失性存储器阵列，同时公开了减少这种阵列中功耗的方法。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本专利申请涉及同一日期提交的题为“Thyristor Volatile Random Access Memory and Methods of Manufacture”的美国专利申请No.14/841140、同一日期提交的题为“Methods of Reading and Writing Data in a Thyristor Random Access Memory”的美国专利申请No.14/841521、同一日期提交的题为“Methods of Retaining and Refreshing Data in a Thyristor Random Access Memory”的美国专利申请No.14/841578；所有这些申请都要求享有于2015年6月29日提交的题为“High-Density Volatile RAMs,Method of Operation and Manufacture Thereof”的美国临时专利申请No.62/186336的优先权，并且是2015年1月6日提交的题为“Cross-Coupled Thyristor SRAM Circuits and Methods of Operation”的美国申请No.14/590834的部分延续案，其要求享有2014年9月25日提交的美国临时专利申请No.62/055582的优先权；出于所有目的通过引用的方式将所有申请并入本文中。
技术介绍
本专利技术涉及集成电路器件，并且具体而言，涉及通常被称为动态随机存取存储器(DRAM)的易失性随机存取存储器。DRAM是一种类型的随机存取存储器集成电路，在最常用的商业实施方式中，其在耦合到集成电路内的晶体管的独立电容器中存储数据的每个位。电容器可以被充电或放电。充电或放电的状态被解释为位的值，即“0”和“1”。在过去30年间，一个晶体管一个电容器的单元已经是DRAM器件中使用的最商用的存储器单元。光刻缩放和增大工艺复杂性已经实现了大约每三年将DRAM中的存储器的位数翻四倍，然而，个体存储器单元现在非常小，维持每个单元的电容并减小电荷泄漏是阻碍尺寸进一步减小的主要问题。响应于这些挑战和其它问题，已经提出了替代的DRAM存储器单元架构。一种这样的方法被称为浮体DRAM(FBDRAM)。FBDRAM是构建于绝缘体上硅(SOI)上的单个MOSFET(Okhonin，Int.SOI Conf.，2001)或构建于具有掩埋N植入物的三阱中(Ranica，VLSI Technology，2004)。晶体管的主体形成了抵靠绝缘衬底的电容器。该技术尚未解决其数据保持问题，尤其是在缩小的尺寸上。新DRAM架构的另一种方法基于PNPN闸流晶体管的负差分电阻行为。在这些设计中，使用了有源或无源栅极。例如，美国专利6462359中描述的薄电容耦合闸流晶体管使用了SOI衬底上的横向PNPN闸流晶体管，其中耦合栅极用于提高开关速度。令人遗憾的是，该设计的横向外观连同其对栅极的需求，导致存储器单元显著大于常规的一个晶体管一个电容器的DRAM单元结构。Liang在美国专利9013918中描述了PNPN闸流晶体管单元，其构造于硅衬底顶部并工作于正向和反向击穿区，以向单元中写入数据。令人遗憾的是，在标准CMOS工艺的后端使用外延或CVD半导体层增加了热循环和蚀刻步骤，这能够降低较早形成于同一衬底上的其它器件的性能和产率。此外，工作于击穿机制中的PNPN器件在工艺控制和功耗方面提出了挑战。需要比常规的一个晶体管一个电容器小的DRAM存储器单元，其容易在20nm设计规则以下缩放，与标准的体硅处理兼容，并消耗更少的静态和动态功率。
技术实现思路
本专利技术提供了一种适于动态随机存取存储器的实施方式的易失性存储器阵列，其中垂直PNPN闸流晶体管形成在体硅衬底中并通过一个方向上的绝缘材料的浅沟槽和垂直方向上的绝缘材料的较深沟槽而彼此隔离。存储器单元阵列被布置成交叉点网格并由金属导体和掩埋重掺杂层来互连。在一个实施例中，存储器阵列包括行线和列线，并且每个闸流晶体管具有连接到行线之一的阳极和耦合到列线的阴极。衬底优选为P导电类型，具有在第一方向上延伸的N导电类型掩埋层，以提供列线和闸流晶体管的耦合到该列线的阴极。掩埋层上的交替的P导电类型和N导电类型层提供了闸流晶体管的基极，上方P导电类型层提供了闸流晶体管的阳极。在与第一方向正交的第二方向上延伸的耦合到闸流晶体管的阳极的导电层提供了行线。如果希望的话，在绝缘材料中形成栅极，以提供NMOS和PMOS晶体管，用于改善开关速度。一种制造阵列的方法包括向P导电类型半导体衬底中引入N导电类型掺杂剂以提供掩埋层的步骤，以为垂直闸流晶体管形成列线和阴极。然后在掩埋层上形成P导电类型外延层。然后蚀刻去除了所有的外延层和掩埋层以暴露衬底的部分，以形成平行的深沟槽，然后利用诸如二氧化硅的绝缘材料填充深沟槽。然后再次蚀刻外延层以形成垂直于深沟槽的较浅沟槽。在利用绝缘材料填充浅沟槽之后，对闸流晶体管的基极和阳极掺杂，并且形成期望的电接触部和连接器。一种操作存储器阵列以将选定的闸流晶体管编程为“导通”的方法包括如下步骤：向与选定闸流晶体管连接的行线施加正电势，并向与选定闸流晶体管连接的列线施加较低电势，其中正电势与较低电势之间的差大于导通闸流晶体管所需的电势差。所有未选定的线被施加的电势不足以改变任何其它闸流晶体管的状态。为了关断选定的闸流晶体管，向行线施加低电势，并向列线施加足以将其关断的正电势。所有未选定的线被施加的电势不足以改变任何其它闸流晶体管的状态。在向行线施加正电势并向列线施加较低电势的情况下读取选定的闸流晶体管。正电势与较低电势之间的差在选定的闸流晶体管被编程为导通的情况下足以将列线拉到更高电势，但在选定的闸流晶体管被编程为关断的情况下不足以使闸流晶体管将列线拉到更高电势。施加于未选定行和列线的电势不足以改变其数据。将行线和列线上的电势维持在足以使导通的闸流晶体管继续导通，但不足以将关断的闸流晶体管导通，这保持了阵列中存储的数据。还提供了一种用于减小要被存取以进行操作的行线中的电流的技术。耦合到行线的存储器单元被分成组，并且用于在存储器单元上执行操作的列线是通过每次仅向一组施加该操作所必需的电势来实施的。所有其它列线维持在较低电势。然后执行操作，并选择下一组。一种用于刷新存储器阵列的方法由如下操作构成：将阵列分成扇区，并且通过例如提供刷新线，以通过仅将扇区中要刷新的那些行线可切换地连接到刷新线来向扇区施加电流或电压脉冲，从而逐个扇区地对其刷新。因为导通的闸流晶体管会耗电，所以可以通过使用校验位更密切地平衡导通和关断的闸流晶体管存储器单元的数量来控制阵列中的功耗。例如，两个校验位能够为存储的字定义四种状态，它们代表不改变存储的字、反转存储的字的前四位、反转存储的字的后四位、以及反转存储的字的所有位。该方法允许存储的字平均具有大约相同数量的导通和关断闸流晶体管。在考虑以下具体实施方式和附图时，本专利技术的其它目的、特征和优点将变得显而易见，在所有附图中，相似附图标记表示相似特征。附图说明图1A是单个闸流晶体管存储器单元的电路图。图1B是本文图中使用的等效电路图。图2A是2×2存储器单元本文档来自技高网...

【技术保护点】
在具有i条阳极线、j条阴极线和垂直闸流晶体管存储器单元的阵列的易失性存储器阵列中，所述垂直闸流晶体管存储器单元具有耦合到阳极线的第一电极和耦合到阴极线的第二电极，并且其中，N个闸流晶体管存储器单元连接到选定的阳极线，一种减少要被存取以进行操作的所述选定的阳极线中的电流的方法包括：(a)将耦合到所述选定的阳极线的所述N个闸流晶体管存储器单元分成M组，每组具有k个闸流晶体管存储器单元；(b)对于其中至少一个闸流晶体管存储器单元要被执行期望的操作的、第一组的k个闸流晶体管存储器单元，向耦合到k个闸流晶体管存储器单元的其中之一的每个阴极线施加第一电压；(c)对于所述N个闸流晶体管存储器单元中的除所述第一组的k个闸流晶体管存储器单元之外的所有其它闸流晶体管存储器单元，向耦合到所述N个闸流晶体管存储器单元中的所述所有其它闸流晶体管存储器单元的其中之一的每个阴极线施加第二电压，其中所述第二电压低于所述第一电压；(d)对k个闸流晶体管存储器单元中的至少一个执行所述期望的操作；(e)从所述M组的闸流晶体管存储器单元中选择第二组的k个闸流晶体管存储器单元；以及(f)对于其中至少一个闸流晶体管存储器单元要被执行所述期望的操作的、所述第二组的k个闸流晶体管存储器单元，向耦合到k个闸流晶体管存储器单元的其中之一的每个阴极线施加所述第一电压；(g)对于所述N个闸流晶体管存储器单元中的除所述第二组的k个闸流晶体管存储器单元之外的所有其它闸流晶体管存储器单元，向耦合到所述N个闸流晶体管存储器单元中的所述所有其它闸流晶体管存储器单元的其中之一的每个阴极线施加所述第二电压；(h)对所述第二组的k个闸流晶体管存储器单元中的至少一个执行所述期望的操作。...

【技术特征摘要】
【国外来华专利技术】2014.09.25 US 62/055,582;2015.01.06 US 14/590,834;1.在具有i条阳极线、j条阴极线和垂直闸流晶体管存储器单元的阵列的易失性存储器阵列中，所述垂直闸流晶体管存储器单元具有耦合到阳极线的第一电极和耦合到阴极线的第二电极，并且其中，N个闸流晶体管存储器单元连接到选定的阳极线，一种减少要被存取以进行操作的所述选定的阳极线中的电流的方法包括：(a)将耦合到所述选定的阳极线的所述N个闸流晶体管存储器单元分成M组，每组具有k个闸流晶体管存储器单元；(b)对于其中至少一个闸流晶体管存储器单元要被执行期望的操作的、第一组的k个闸流晶体管存储器单元，向耦合到k个闸流晶体管存储器单元的其中之一的每个阴极线施加第一电压；(c)对于所述N个闸流晶体管存储器单元中的除所述第一组的k个闸流晶体管存储器单元之外的所有其它闸流晶体管存储器单元，向耦合到所述N个闸流晶体管存储器单元中的所述所有其它闸流晶体管存储器单元的其中之一的每个阴极线施加第二电压，其中所述第二电压低于所述第一电压；(d)对k个闸流晶体管存储器单元中的至少一个执行所述期望的操作；(e)从所述M组的闸流晶体管存储器单元中选择第二组的k个闸流晶体管存储器单元；以及(f)对于其中至少一个闸流晶体管存储器单元要被执行所述期望的操作的、所述第二组的k个闸流晶体管存储器单元，向耦合到k个闸流晶体管存储器单元的其中之一的每个阴极线施加所述第一电压；(g)对于所述N个闸流晶体管存储器单元中的除所述第二组的k个闸流晶体管存储器单元之外的所有其它闸流晶体管存储器单元，向耦合到所述N个闸流晶体管存储器单元中的所述所有其它闸流晶体管存储器单元的其中之一的每个阴极线施加所述第二电压；(h)对所述第二组的k个闸流晶体管存储器单元中的至少一个执行所述期望的操作。2.根据权利要求1所述的方法，其中，选定的操作包括从存储器单元读取数据或向存储器单元写入数据的其中之一。3.根据权利要求1所述的方法，其中，选定的操作包括对存储在所述存储器单元中的数据进行刷新。4.根据权利要求1所述的方法，其中，针对所述M组的闸流晶体管存储器单元中的每组重复所述方法的步骤。5.在存储器单元的交叉点阵列中，每个存储器单元仅具有一个闸流晶体管，所述闸流晶体管连接在字线与位线之间，一种对所述交叉点阵列的一行的存储器单元执行写入或读取操作的方法包括：对所述行的存储器单元中的第一组的存储器单元执行所述写入或读取操作，所述第一组的存储器单元形成所述行中的存储器单元的一部分，同时使所述行中的其余的存储器单元保持处于待用状态；对所述行的存储器单元中的第二组的存储器单元执行所述写入或读取操作，所述第二组的存储器单元形成所述行中的存储器单元的一部分并且不包括所述第一组的存储器单元，同时使所述行中的其余的存储器单元保持处于待用状态；以及继续一次一组存储器单元地对所述行的存储器单元的剩余的组进行所述写入或读取操作，并且...

【专利技术属性】
技术研发人员：H·栾，B·贝特曼，V·阿克赛尔拉德，C·程，
申请(专利权)人：克劳帕斯科技有限公司，
类型：发明
国别省市：美国;US