一种电阻随机存储器及其制备方法技术

本发明专利技术提供了一种电阻随机存储器的制备方法，提供衬底；在衬底上形成电极过孔，至少部分电极过孔为底电极；沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔；在底电极之上的通孔内依次形成阻变材料层及顶电极。利用本发明专利技术的方法实现将电阻随机存储器集成到集成电路上，能有效提升集成度，并减少存储器单元制备及互连的工艺步骤以降低存储成本。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造领域，特别涉及一种电阻随机存储器及其制备方法。
技术介绍
半导体存储器在信息产业的增长中起到重要作用。RRAM(Resistive Random Access Memory，电阻随机存储器)存储单元结构简单、工作速度快、功耗低、信息保持稳定、具有不挥发性,而且易于实现三维立体集成，是未来新一代存储技术的有力竞争者。RRAM的基本存储单元包括一个MIM(Metal Isolator Metal，金属-绝缘体-金属)结构电阻器。借由电压或电流脉冲，可以使MIM结构的电阻存在高电阻态和低电阻态两种状态，从而实现0和1的表示。阻变层是RRAM的关键部分，过渡金属二元氧化物TiO2、NiO、HfO2等因易于制备、成本低等优点成为阻变层材料的研究热点。Pt、Cu、Ti、TiN、TaN等已被作为电极材料应用在RRAM器件，并且Cu、Ti、TiN、TaN等材料已被广泛应用到集成电路铜互连工艺中。RRAM单元及其阵列，通常通过刻蚀方法制备在半导体衬底上，而后在形成所需的其他的器件，如MOS器件等，工艺步骤较为复杂，集成度不高。
技术实现思路
本专利技术旨在解决电阻随机存储器不易与集成电路集成在同一个芯片上的问题，提供一种电阻随机存储器及其制备方法，能有效提升集成度。本专利技术提供了一种电阻随机存储器及其制备方法，包括步骤：提供衬底；在衬底上形成电极过孔，至少部分电极过孔为底电极；沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔；在底电极之上的通孔内依次形成阻变材料层及顶电极。可选的，所述通孔仅形成在底电极之上；所述方法还包括步骤：在介质层中、其他的电极过孔之上形成第二连接过孔。可选的，所述通孔形成在电极过孔之上；在通孔内依次形成阻变材料层及顶电极的步骤包括：淀积阻变材料层；进行刻蚀，去除底电极之外的阻变材料层；在通孔内填充金属材料，以在阻变材料层之上形成顶电极，同时在其他的电极过孔之上形成第二连接过孔。可选的，所述顶电极和/或第二连接过孔包括金属阻挡层和金属Cu层。可选的，所述方法还包括：在形成第二连接过孔之后，在第二连接过孔及顶电极之上形成其他互连结构以及钝化层。可选的，所述阻变材料层为HfO2薄膜。此外，本专利技术还提供了一种电阻随机存储器，包括：衬底；衬底上形成有电极过孔，至少部分的电极过孔为底电极；电极过孔之上的介质层；介质层中、电极过孔之上的通孔；底电极之上的通孔内的阻变材料层以及阻变材料层上的顶电极。可选的，所述存储器还包括其他电极过孔上的第二连接过孔。可选的，所述顶电极和/或第二连接过孔包括金属阻挡层和金属Cu层。可选的，所述阻变材料层为HfO2薄膜。本专利技术提供的电阻随机存储器及其制备方法，在形成有电极过孔的衬底上，以至少部分电极过孔作为电阻随机存储器的底电极，然后沉积介质层，并在介质层上对应底电极的位置形成大马士革通孔，接着在通孔内依次形成阻变
材料层及顶电极。由于本专利技术提供的电阻随机存储器及其制备方法，在后段的通孔内形成存储器，能和器件加工主流的大马士革方法完全兼容，尤其适用于将电阻随机存储器集成到集成电路上，能有效提升集成度，并减少存储器单元制备及互连的工艺步骤以降低存储成本。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。图1为根据本专利技术实施例的电阻随机存储器的制备方法的流程图；图2至8为根据本专利技术实施例一的电阻随机存储器的制备过程中的截面结构示意图；图9至12为根据本专利技术实施例二的电阻随机存储器的制备过程中的截面结构示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。本专利技术提供的电阻随机存储器制备方法和主流的双大马士革方法完全兼
容，尤其适用于将电阻随机存储器单元集成到集成电路上，能有效提升集成度，并减少存储器单元制备及互连的工艺步骤以降低存储成本。为了更好的理解本专利技术的技术方案和技术效果，以下将结合流程图和具体的实施例进行详细的描述，流程图如图1所示。本专利技术中，所述衬底可以为半导体衬底，比如：Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本专利技术中，所述衬底上已经形成有器件结构，还可以进一步形成了器件的互连结构，如金属互连层和过孔，过孔可以为一层或多层。以下将以电阻随机存储器制备过程的不同的实施例进行描述。在本专利技术实施例中，在衬底上形成过孔之后，将部分过孔作为底电极，利用后续的过孔工艺形成存储器单元，可与现有的后段工艺集成，提高器件的集成度。实施例一首先，在步骤S01，提供衬底100，参考图2所示。在本实施例中，衬底可以为半导体衬底、化合物半导体衬底及他们的叠层结构衬底等，衬底上已形成有器件结构和互连结构101。在一个具体的实施例中，如图2所示，衬底100为体硅衬底，在体硅衬底上已经形成有CMOS器件以及部分的互连结构101，包括在衬底上形成的栅极及其侧墙、源漏区、接触以及部分的互连，这些结构都可以通过传统工艺来形成。接着，在步骤S02，在衬底100上形成电极过孔，至少部分电极过孔为底电极3，参考图2所示。在本实施例中，如图2所示，在上述衬底100上形成电极过孔，该电极过孔包括用于电阻随机存储器的底电极3以及用于器件互连的其他的连接过孔4，也即，至少部分电极过孔用作电阻随机存储器的底电极3。在本实施例中，首先，在上述衬底上淀积第一层间介质层102，例如为SiO2、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等，接着，可以通过刻蚀工艺在该层间介质层中形成通孔，而后，在通孔中填充金属材料，从而形成电极过孔，金属材料例如可以为Cu、W等，通常地，为了防止金属材料的扩散，在金属材料填充前，在通孔的内壁上还需形成扩散阻挡层，例如Ti和TiN的叠层。在本实施例中，形成的电极过孔，一部分为用于存储器的底电极3，另一部分为用于器件互连的连接过孔4。接着，在步骤S03，沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔8，如图3本文档来自技高网...

【技术保护点】
一种电阻随机存储器的制备方法，其特征在于，包括步骤：提供衬底；在衬底上形成电极过孔，至少部分电极过孔为底电极；沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔；在底电极之上的通孔内依次形成阻变材料层及顶电极。

【技术特征摘要】
1.一种电阻随机存储器的制备方法，其特征在于，包括步骤：提供衬底；在衬底上形成电极过孔，至少部分电极过孔为底电极；沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔；在底电极之上的通孔内依次形成阻变材料层及顶电极。2.根据权利要求1所述的方法，其特征在于，所述通孔仅形成在底电极之上；所述方法还包括步骤：在介质层中、其他的电极过孔之上形成第二连接过孔。3.根据权利要求1所述的方法，其特征在于，所述通孔形成在电极过孔之上；在通孔内依次形成阻变材料层及顶电极的步骤包括：淀积阻变材料层；进行刻蚀，去除底电极之外的阻变材料层；在通孔内填充金属材料，以在阻变材料层之上形成顶电极，同时在其他的电极过孔之上形成第二连接过孔。4.根据权利要求2或3所述的方法，其特征在于，所述顶电极和/或第二连接...

【专利技术属性】
技术研发人员：高建峰，赵超，李俊峰，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11