一种VDMOS器件的制作方法及VDMOS器件技术

本发明专利技术提供了一种VDMOS器件的制作方法及VDMOS器件，VDMOS器件，包括：第一导电类型衬底；位于第一导电类型衬底第一表面的第一导电类型外延层；位于第一导电类型外延层内第一浓度的第二导电类型体区；位于第一浓度的第二导电类型体区内的第一导电类型源区；位于第一导电类型外延层上的第一氧化层；位于第一氧化层上的氮化硅层，氮化硅层经刻蚀形成接触孔；位于接触孔内第二浓度的第二导电类型体区；位于氮化硅层上的多晶硅层；位于氮化硅层和多晶硅层上的第二氧化层；位于第二浓度的第二导电类型体区和第二氧化层上的第一金属层；位于第一导电类型衬底第二表面的第二金属层。本方案解决了由于VDMOS器件的制作流程涉及接触孔的光刻而导致元胞集成度较低的问题。

【技术实现步骤摘要】

本专利技术涉及半导体芯片制造工艺
，特别是涉及一种VDMOS器件的制作方法及VDMOS器件。
技术介绍
现有技术中常规平面型VDMOS器件的制作流程涉及接触孔的光刻，但是，接触孔的光刻涉及到套准偏差，实际制作出来的接触孔，可能左偏或者右偏。这就造成了相邻多晶硅条之间的间距不能太小，否则会造成多晶硅与接触孔短路。这就是说元胞集成度(反映在多晶硅条的宽度以及相邻多晶硅条之间的间距上)受到了影响。
技术实现思路
本专利技术要解决的技术问题是提供一种VDMOS器件的制作方法及VDMOS器件，解决现有技术中由于VDMOS器件的制作流程涉及接触孔的光刻而导致元胞集成度较低的问题。为了解决上述技术问题，本专利技术实施例提供一种VDMOS器件的制作方法，包括：在位于第一导电类型衬底的第一表面的第一导电类型外延层上依次生成第一氧化层和氮化硅层；在所述氮化硅层上生成多晶硅栅极；在所述第一导电类型外延层内形成第一浓度的第二导电类型体区，且所述第一浓度第二导电类型体区与所述第一氧化层相接触；在所述第一浓度第二导电类型体区内形成第一导电类型源区，且所述第一导电类型源区与所述第一氧化层相接触；在所述多晶硅栅极的表面生成第二氧化层；对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区；在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层；在所述第一导电类型衬底的与所述第一表面相对的第二表面上生成第二金属层；其中，所述第一浓度的第二导电类型体区的第二导电类型离子浓度小于所述第二浓度的第二导电类型体区的第二导电类型离子浓度。其中，在所述氮化硅层上生成多晶硅栅极的步骤包括：在所述氮化硅层上生成多晶硅层；对所述多晶硅层进行光刻和刻蚀，形成多晶硅栅极。其中，所述第一导电类型为N型，所述第二导电类型为P型。其中，对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区的步骤包括：对外露的所述氮化硅层进行刻蚀，直至刻穿所述第一导电类型源区，形成接触孔；在所述接触孔内形成第二浓度的第二导电类型体区。其中，在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层后还包括：对所述第一金属层进行光刻和刻蚀，形成VDMOS器件的栅极与源极的电极。其中，生成所述第一氧化层的温度范围为900～1100℃，生成所述第一氧化层的厚度范围为0.01～0.02um。其中，生成所述氮化硅层的温度范围为600～900℃，生成所述氮化硅层的厚度范围为0.01～0.02um。其中，生成所述多晶硅层的温度范围为500～700℃，生成所述多晶硅层的厚度范围为0.3～0.8um。其中，生成所述第二氧化层的温度范围为900～1100℃，生成所述第二氧化层的厚度范围为0.2～1.0um。其中，所述第一氧化层与第二氧化层均为二氧化硅层。其中，所述第一金属层为铝、硅或铜合金。其中，所述第二金属层为钛、镍和银复合层。本专利技术还提供了一种VDMOS器件，包括第一导电类型衬底和位于所述第一导电类型衬底的第一表面的第一导电类型外延层，还包括：位于所述第一导电类型外延层内的第一浓度的第二导电类型体区；位于所述第一浓度的第二导电类型体区内的第一导电类型源区；位于所述第一导电类型外延层上的第一氧化层；位于所述第一氧化层上的氮化硅层，所述氮化硅层经刻蚀至刻穿所述第一导电类型源区，形成接触孔；位于所述接触孔内的第二浓度的第二导电类型体区；位于所述氮化硅层上的多晶硅层；位于所述氮化硅层和多晶硅层上的第二氧化层；位于所述第二浓度的第二导电类型体区和第二氧化层上的第一金属层，所述第一金属层经光刻与刻蚀后形成VDMOS器件的栅极与源极的电极；位于所述第一导电类型衬底上与所述第一表面相对的第二表面上的第二金属层。其中，所述第一导电类型为N型，所述第二导电类型为P型。本专利技术的上述技术方案的有益效果如下：上述方案中，所述VDMOS器件的制作方法对VDMOS的结构以及制作工艺流程进行优化，采用氮化硅加氧化层的复合结构，代替原来单纯的栅极氧化层，后续再通过对多晶硅的氧化，形成介质层(第二氧化层)，从而省去了接触孔的光刻，使得相邻多晶硅条之间的间距可以进一步缩小，提高了元胞集成度，同时也简化了制作流程，降低了制作成本。附图说明图1为本专利技术实施例的VDMOS器件制作过程中生成第一氧化层的示意图；图2为本专利技术实施例的VDMOS器件制作过程中生成氮化硅层的示意图；图3为本专利技术实施例的VDMOS器件制作过程中生成多晶硅层的示意图；图4为本专利技术实施例的VDMOS器件制作过程中形成多晶硅栅极的示意图；图5为本专利技术实施例的VDMOS器件制作过程中形成第一浓度的第二导电类型体区的示意图；图6为本专利技术实施例的VDMOS器件制作过程中形成第一导电类型源区的示意图；图7为本专利技术实施例的VDMOS器件制作过程中生成第二氧化层的示意图；图8为本专利技术实施例的VDMOS器件制作过程中形成接触孔的示意图；图9为本专利技术实施例的VDMOS器件制作过程中形成第二浓度的第二导电类型体区的示意图；图10为本专利技术实施例的VDMOS器件制作过程中生成第一金属层以及第二金属层的示意图。具体实施方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术针对现有的技术中由于VDMOS器件的制作流程涉及接触孔的光刻而导致元胞集成度较低的问题，提供一种VDMOS器件的制作方法，如图1至图10所示，包括：在位于第一导电类型衬底的第一表面的第一导电类型外延层上依次生成第一氧化层和氮化硅层；在所述氮化硅层上生成多晶硅栅极；在所述第一导电类型外延层内形成第一浓度的第二导电类型体区，且所述第一浓度的第二导电类型体区与所述第一氧化层相接触；在所述第一浓度的第二导电类型体区内形成第一导电类型源区，且所述第一导电类型源区与所述第一氧化层相接触；在所述多晶硅栅极的表面生成第二氧化层；对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区；在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层；在所述第一导电类型衬底的与所述第一表面相对的第二表面上生成第二金
属层；其中，所述第一浓度的第二导电类型体区的第二导电类型离子浓度小于所述第二浓度的第二导电类型体区的第二导电类型离子浓度。本专利技术实施例提供的所述VDMOS器件的制作方法对VDMOS的结构以及制作工艺流程进行优化，采用氮化硅加氧化层的复合结构，代替原来单纯的栅极氧化层，后续再通过对多晶硅的氧化，形成介质层(第二氧化层)，从而省去了接触孔的光刻，使得相邻多晶硅条之间的间距可以进一步缩小，提高了元胞集成度，同时也简化了制作流程，降低了制作成本。具体的，如图3和图4所示，在所述氮化硅层上生成多晶硅栅极的步骤包括：在所述氮化硅层上生成多晶硅层；对所述多晶硅层进行光刻和刻蚀，形成多晶硅栅极。本实施例中，所述第一导电类型优先选择为N型，所述第二导电类型优先选择为P型。进一步的，如图7至图9所示，对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区的步骤包括：对外露的所述氮化硅层进行刻蚀，直至刻穿所述第一导电类型源区，形成接触孔；在所述接触孔内形成第二浓度的第二导电类型体区。更进一步的，在所述第二氧化层以及第二浓度的第二本文档来自技高网...

【技术保护点】
一种VDMOS器件的制作方法，其特征在于，包括：在位于第一导电类型衬底的第一表面的第一导电类型外延层上依次生成第一氧化层和氮化硅层；在所述氮化硅层上生成多晶硅栅极；在所述第一导电类型外延层内形成第一浓度的第二导电类型体区，且所述第一浓度的第二导电类型体区与所述第一氧化层相接触；在所述第一浓度的第二导电类型体区内形成第一导电类型源区，且所述第一导电类型源区与所述第一氧化层相接触；在所述多晶硅栅极的表面生成第二氧化层；对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区；在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层；在所述第一导电类型衬底的与所述第一表面相对的第二表面上生成第二金属层；其中，所述第一浓度的第二导电类型体区的第二导电类型离子浓度小于所述第二浓度的第二导电类型体区的第二导电类型离子浓度。

【技术特征摘要】
1.一种VDMOS器件的制作方法，其特征在于，包括：在位于第一导电类型衬底的第一表面的第一导电类型外延层上依次生成第一氧化层和氮化硅层；在所述氮化硅层上生成多晶硅栅极；在所述第一导电类型外延层内形成第一浓度的第二导电类型体区，且所述第一浓度的第二导电类型体区与所述第一氧化层相接触；在所述第一浓度的第二导电类型体区内形成第一导电类型源区，且所述第一导电类型源区与所述第一氧化层相接触；在所述多晶硅栅极的表面生成第二氧化层；对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区；在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层；在所述第一导电类型衬底的与所述第一表面相对的第二表面上生成第二金属层；其中，所述第一浓度的第二导电类型体区的第二导电类型离子浓度小于所述第二浓度的第二导电类型体区的第二导电类型离子浓度。2.如权利要求1所述的制作方法，其特征在于，在所述氮化硅层上生成多晶硅栅极的步骤包括：在所述氮化硅层上生成多晶硅层；对所述多晶硅层进行光刻和刻蚀，形成多晶硅栅极。3.如权利要求1所述的制作方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。4.如权利要求1所述的制作方法，其特征在于，对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区的步骤包括：对外露的所述氮化硅层进行刻蚀，直至刻穿所述第一导电类型源区，形成接触孔；在所述接触孔内形成第二浓度的第二导电类型体区。5.如权利要求1所述的制作方法，其特征在于，在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层后还包括：对所述第一金属层进行光刻和刻蚀，形成VDMOS器件的栅极与源极的电极。6.如权利要求1所述的制作方法，其特征在于，生成所述第一氧化层的温度范围为900～1100℃，...

【专利技术属性】
技术研发人员：马万里，闻正锋，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11