半导体器件及其制造方法技术

本发明专利技术公开了一种性能改进的半导体器件。在该半导体器件中，形成于存储器单元中的偏移间隔件由硅氧化物膜和硅氮化物膜的层压膜形成，并且硅氧化物膜特别地形成为与存储器栅极电极的侧壁以及电荷储存膜的侧端部分直接接触；另一方面，形成于MISFET中的偏移间隔件由硅氮化物膜形成。特别地在MISFET中，硅氮化物膜与栅极电极的侧壁以及高介电常数膜的侧端部分直接接触。

【技术实现步骤摘要】
相关申请的交叉引用包括说明书、附图和摘要在内的2015年3月30日提交的日本专利申请No.2015-070204的公开内容通过引用全文合并于此。
本专利技术涉及半导体器件及其制造方法，并且例如涉及能应用于具有可电改写非易失性存储器的半导体器件的有效技术及其制造技术。
技术介绍
EEPROM(可电擦除和可编程只读存储器)和闪存存储器广泛用作其中可电写入和擦除信息的非易失性半导体存储器器件。以现今广泛使用的EEPROM和闪存存储器为代表的这些非易失性半导体存储器器件(非易失性存储器)具有电荷储存膜(诸如由硅氧化物膜包围的导电漂浮栅极电极或陷阱绝缘膜(trap insulating film))，该电荷储存膜位于MOS(金属氧化物半导体)晶体管的栅极电极下方。非易失性存储器借助于晶体管的阈值依据电荷储存在漂浮栅极电极或陷阱绝缘膜中的状态变化这样的事实来储存信息。陷阱绝缘膜是指其中可储存电荷的具有陷阱层级的绝缘膜，并且硅氮化物膜等可用作陷阱绝缘膜的一个实例。具有陷阱绝缘膜的非易失性半导体存储器器件作为储存元件工作，其中通过向陷阱绝缘膜/从陷阱绝缘膜中注入和消除电荷来切换MOS晶体管的阈值。具有作为电荷储存膜的这种陷阱绝缘膜的非易失性半导体存储器器件称为MONOS(金属氧化物氮化物氧化物半导体)类型晶体管，并且与其中使用导电漂浮栅极电极作为电荷储存膜的情况相比在数据
保持的可靠性方面更加优良，因为电荷以分立的陷阱层级储存。例如，日本未审查专利申请公开No.2014-154790(专利文献1)描述了一种技术，其中包括MONOS类型晶体管和MOS晶体管(形成以逻辑电路为代表的外围电路)的存储器单元以混合的方式安装。日本未审查专利申请公开No.2013-026494(专利文献2)描述了与偏移间隔件相关的技术并且描述了这样的事实，即，当特别在使用高介电常数膜用于栅极绝缘膜的MISFET中使用硅氧化物膜作为偏移间隔件时，导致栅极绝缘膜特征的变化。在栅极绝缘膜中使用包含金属氧化物的高介电常数膜且在栅极电极(下文称为HKMG-MISFET)中使用金属膜的MISFET(金属绝缘体半导体场效应晶体管)用在具有32nm节点和超过该尺寸节点的CMOS电路中，在该电路中已对缩放比例进行编程。例如，在其中形成有包括非易失性存储器的系统的半导体器件中，MONOS类型晶体管和HKMG-MISFET以混合的方式安装在相同半导体衬底之上。这里，当形成MONOS类型晶体管或HKMO-MISFET的延伸区域时，从确保有效沟道长度以便抑制短沟道效应的角度考虑，在其中偏移间隔件形成于栅极电极的侧壁之上的状态下注入离子。在这种情况下，从简化步骤的角度考虑，可考虑在MONOS类型晶体管中使用的和在HKMG-MISFET中使用的偏移间隔件由相同材料形成。然而，当例如由硅氧化物膜(相同材料)形成偏移间隔件时，存在这样的考虑，即来源于形成偏移间隔件的硅氧化物膜的氧气可当在HKMG-MISFET中执行用于杂质活化的热处理时进入栅极绝缘膜，从而可能导致栅极绝缘膜特征的变化。特别地，在使用在栅极绝缘膜中包含金属化合物的高介电常数的HKMG-MISET中，显示出由于来自偏移间隔件的氧气进入栅极绝缘膜而导致的HKMG-MISFET特征的变化。由此，理想的是，在HKMG-MISFET中，在偏移间隔件中不使用硅氧化物膜。另一方面，当例如由硅氮化物膜(相同材料)形成偏移间隔件
时，包含硅氮化物膜的偏移间隔件形成为与MONOS类型晶体管的栅极电极的侧壁接触。在这种情况下，硅氮化物膜具有电荷储存功能，并且因此存在在栅极电极的端部的邻近区域中，当执行写入操作而产生的热电子可能被包含硅氮化物膜的偏移间隔件捕获的可能性。并且存在这样的考虑，即，当重复写入操纵时，电荷进一步储存在偏移间隔件中，从而导致栅极电极端部的邻近区域中阈值电压的增大。这种阈值电压的增大将导致跨导(gm)(其为漏极电流改变与栅极电压改变的比)的降级以及读出电流的降低。由此，理想的是，在MONOS类型晶体管中，在偏移间隔件中不使用硅氮化物膜。通过上述事实，理想的是，从改进MONOS类型晶体管和HKMG-MISFET特征的角度来设计偏移间隔件。通过说明以及本说明书的附图，其他挑战性和新特征将变得清楚。
技术实现思路
在一个实施例中的半导体器件中，MONOS类型晶体管中的偏移间隔件由硅氧化物膜的单层膜或者包含硅氧化物膜的层压膜形成，而HKMG-MISFET中的偏移间隔件由硅氮化物膜形成。一个实施例中的半导体器件的制造方法包括以下步骤：在存储器单元形成区域中形成与电荷储存膜的侧端部分接触的硅氧化物膜；并且在外围电路形成区域中形成与栅极绝缘膜的侧端部分接触的硅氮化物膜。本专利技术优点根据一个实施例，可改进半导体器件的性能。附图说明图1为示出了第一实施例中半导体的布局配置的实例的视图；图2为用于阐述第一实施例中半导体器件的器件结构的实例的
截面图；图3为示出了第一实施例中存储器单元的示意性电路配置的视图；图4为示出了第一实施例中当执行“写入”、“擦除”或“读取”时对选出存储器单元的相应部分施加电压的条件的实例的表格；图5为示出了第一实施例中半导体器件的制造步骤的截面图；图6为示出了图5之后半导体器件的制造步骤的截面图；图7为示出了图6之后半导体器件的制造步骤的截面图；图8为示出了图7之后半导体器件的制造步骤的截面图；图9为示出了图8之后半导体器件的制造步骤的截面图；图10为示出了图9之后半导体器件的制造步骤的截面图；图11为示出了图10之后半导体器件的制造步骤的截面图；图12为示出了图11之后半导体器件的制造步骤的截面图；图13为示出了图12之后半导体器件的制造步骤的截面图；图14为示出了图13之后半导体器件的制造步骤的截面图；图15为示出了图14之后半导体器件的制造步骤的截面图；图16为示出了图15之后半导体器件的制造步骤的截面图；图17为示出了图16之后半导体器件的制造步骤的截面图；图18为示出了第二实施例中半导体器件的制造步骤的截面图；图19为示出了图18之后半导体器件的制造步骤的截面图；图20为示出了图19之后半导体器件的制造步骤的截面图；图21为示出了图20之后半导体器件的制造步骤的截面图；图22为示出了第三实施例中半导体器件的制造步骤的截面图；图23为示出了图22之后半导体器件的制造步骤的截面图；图24为示出了图23之后半导体器件的制造步骤的截面图；图25为示出了图24之后半导体器件的制造步骤的截面图；图26为示出了图25之后半导体器件的制造步骤的截面图；图27为示出了修改中的半导体器件的制造步骤的截面图；图28为示出了图27之后半导体器件的制造步骤的截面图；图29为示出了图28之后半导体器件的制造步骤的截面图；并且图30为示出了第四实施例中半导体器件的配置的截面图。具体实施方式当出于下文实施例的合宜考虑而有必要时，以将实施例分成为多个部分或实施例的方式给出说明；然而，除非另有指明，否则它们彼此独立，但是一个部分或实施例与其他部分或整体相关联作为修改、细节、补充说明等。当在下文实施例中指示元件的数量等(包括件数、数值、量、范围等)时，除非另有指明或者除了当数量从原理上讲显然限于这些具体本文档来自技高网...

【技术保护点】
一种半导体器件，包括非易失性存储器单元和场效应晶体管，所述半导体器件包括：半导体衬底；绝缘膜，被形成在所述半导体衬底之上并且包括电荷储存膜；第一栅极电极，被形成在所述绝缘膜之上并且用于存储器单元；第一偏移间隔件，被形成在所述第一栅极电极的侧壁之上并且包含与所述电荷储存膜接触的硅氧化物膜；栅极绝缘膜，被形成在所述半导体衬底之上并且包含金属化合物；第二栅极电极，被形成在所述栅极绝缘膜之上并且用于所述场效应晶体管；以及第二偏移间隔件，被形成在所述第二栅极电极的侧壁之上并且包含与所述栅极绝缘膜接触的硅氮化物膜。

【技术特征摘要】
2015.03.30 JP 2015-0702041.一种半导体器件，包括非易失性存储器单元和场效应晶体管，所述半导体器件包括：半导体衬底；绝缘膜，被形成在所述半导体衬底之上并且包括电荷储存膜；第一栅极电极，被形成在所述绝缘膜之上并且用于存储器单元；第一偏移间隔件，被形成在所述第一栅极电极的侧壁之上并且包含与所述电荷储存膜接触的硅氧化物膜；栅极绝缘膜，被形成在所述半导体衬底之上并且包含金属化合物；第二栅极电极，被形成在所述栅极绝缘膜之上并且用于所述场效应晶体管；以及第二偏移间隔件，被形成在所述第二栅极电极的侧壁之上并且包含与所述栅极绝缘膜接触的硅氮化物膜。2.根据权利要求1所述的半导体器件，其中，所述电荷储存膜由硅氮化物膜形成。3.根据权利要求1所述的半导体器件，其中，所述金属化合物为金属氧化物。4.根据权利要求3所述的半导体器件，其中，所述栅极绝缘膜为具有比硅氮化物膜的介电常数更高的介电常数的高介电常数膜。5.根据权利要求1所述的半导体器件，其中，所述第一偏移间隔件由以下形成：硅氧化物膜；以及形成在所述硅氧化物膜之上的硅氮化物膜。6.根据权利要求1所述的半导体器件，其中，所述存储器单元具有与所述第一偏移间隔件的外侧接触的第一侧壁间隔件，并且其中所述场效应晶体管具有与所述第二偏移间隔件的外侧接触的第二侧壁间隔件，并且其中所述第一侧壁间隔件和所述第二侧壁间隔件中每一个均由相同材料制成的膜形成。7.根据权利要求6所述的半导体器件，其中，所述第一侧壁间隔件和所述第二侧壁间隔件中每一个均由硅氮化物膜形成。8.根据权利要求1所述的半导体器件，其中，由于所述绝缘膜的侧端部分从所述第一栅极电极的侧表面缩回，从而在所述第一栅极电极的侧表面下方形成凹入部分，并且其中所述硅氧化物膜被嵌入在所述凹入部分中。9.根据权利要求1所述的半导体器件，其中，所述绝缘膜由以下形成：形成在所述半导体衬底之上的下层绝缘膜；形成在所述下层绝缘膜之上的所述电荷储存膜；以及形成在所述电荷储存膜之上的上层绝缘膜。10.根据权利要求9所述的半导体器件，其中，所述下层绝缘膜为硅氧化物膜，并且其中所述电荷储存膜为硅氮化物膜，并且其中所述上层绝缘膜为硅氧化物膜。11.一种制造半导体器件的方法，所述半导体器件包括非易失性存储器单元和场效应晶体管，并且所述半导体器件进一步包括：半导体衬底，绝缘膜，形成在所述半导体衬底之上并且包括电荷储存膜，第一栅极电极，形成在所述绝缘膜之上并且用于所述存储器单元，第一偏移间隔件，形成在所述第一栅极电极的侧壁之上并且包含与所述电荷储存膜接触的硅氧化物膜，栅极绝缘膜，形成在所述半导体衬底之上并且包含金属化合物，第二栅极电极，形成在所述栅极绝缘膜之上并且用于所述场效...

【专利技术属性】
技术研发人员：绪方完，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP