一种功率半导体器件制造技术

本发明专利技术属于功率半导体器件技术领域，涉及一种功率半导体器件。本发明专利技术包括从下至上依次层叠设置的阳极金属、P型阳极区和N型衬底；所述N型衬底上层具有P型基区，所述P型基区上层具有相互独立的N型源区和N型发射区；所述N型衬底上表面具有栅氧化层，所述栅氧化层还延伸覆盖部分P型基区和N型源区的上表面；所述栅氧化层的上表面具有栅极金属；所述N型发射区上表面具有第一阴极金属，所述第一阴极金属还覆盖部分P型基区的上表面；其特征在于，所述N型源区的上表面还具有第二阴极金属。本发明专利技术的有益效果为，解决了常规的功率器件在阴极电感引起的栅氧化层击穿问题，从而提高了器件的可靠性。

【技术实现步骤摘要】

本专利技术属于功率半导体器件
，涉及一种功率半导体器件，更具体的说是设计一种减小阴极电感的MOS触发负阻性器件(MOS Triggered Dynistor简称：MTD)。
技术介绍
晶闸管是一种容易实现高电压、高电流的半导体器件，在功率开关领域占有很大的份额，随着工艺的进步，技术的发展，晶闸管的工作电压、电流等级达到几KV和几KA，正是由于这种优良特性然而由于尺寸较大，无法直接通过栅极抽取电流来关断器件，需在阳极加上反向电压，这使得晶闸管应用受限。常规的MOS控制双极型器件，MOS场控晶闸管(MOS Controlled Thyristor，简称：MCT)在脉冲功率领域得到广泛的应用。但该类存在一些缺点：比如该器件也给系统安全带来了潜在危险；同时该器件的三重扩散的制作工艺使它的制作变得复杂，制作成本高、成品率低。同时，功率半导体器件的可靠性一直是衡量器件好坏的一个重要标准。在功率脉冲系统中，开关器件要经历大的电流脉冲过程，具有极大的电流上升率(di/dt)。由于寄生电感(封装打线引入或者应用回路引入等)的存在(UL＝L×di/dt)，那么在器件阴极电位会产生一个较大的变化。即在器件的栅极和阴极之间会有一个比较大的电压差，会使器件的栅氧化层击穿，从而器件失效。
技术实现思路
本专利技术所要解决的，就是针对上述问题提出一种具有极高的峰值电流能力和电流上升率的功率半导体器件。本专利技术的技术方案是：一种功率半导体器件，如图1所示，包括从下至上依次层叠设置的阳极金属8、P型阳极区7和N型衬底6；所述N型衬底6上层具有P型基区5，所述P型基区5上层具有相互独立的N型源区2和N型发射区10；所述N型衬底6上表面具有栅氧化层4，所述栅氧化层4还延伸覆盖部分P型基区5和N型源区2的上表面；所述栅氧化层4的上表面具有栅极金属3；所述N型发射区10上表面具有第一阴极金属9，所述第一阴极金属9还覆盖部分P型基区5的上表面；其特征在于，所述N型源区2的上表面还具有第二阴极金属1。本专利技术的有益效果为，解决了常规的功率器件在阴极电感引起的栅氧化层击穿问题，从而提高了器件的可靠性。附图说明图1是本专利技术器件的结构示意图；图2是本专利技术器件的等效电路图；图3是传统的MTD结构示意图；图4是传统的MTD与本专利技术的MTD的阻断特性曲线示意图；图5是传统的MTD与本专利技术的MTD的导通特性曲线示意图；图6是本专利技术MTD的正向导通时的电流线分布示意图；图7是本专利技术器件测试电容放电特性曲线的测试电路图；图8是传统的器件测试电容放电特性曲线的测试电路图；图9是传统的MTD与本专利技术MTD的电容放电特性的栅极电压示意图；图10是传统的MTD与本专利技术MTD的电容放电特性的栅极电流示意图；图11是传统的MTD与本专利技术MTD的电容放电特性的阳极电压示意图；图12本专利技术MTD的电容放电特性的阴极电流意图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：本专利技术的一种功率半导体器件，如图1所示，包括从下至上依次层叠设置的阳极金属8、P型阳极区7和N型衬底6；所述N型衬底6上层具有P型基区5，所述P型基区5上层具有相互独立的N型源区2和N型发射区10；所述N型衬底6上表面具有栅氧化层4，所述栅氧化层4还延伸覆盖部分P型基区5和N型源区2的上表面；所述栅氧化层4的上表面具有栅极金属3；所述N型发射区10上表面具有第一阴极金属9，所述第一阴极金属9还覆盖部分P型基区5的上表面；其特征在于，所述N型源区2的上表面还具有第二阴极金属1。本专利技术工作原理：器件的栅极3上加正电压，阴极金属1和阴极金属9接地，则栅极3下方的P型基区5表面产生N型沟道。N型发射极2电子注入到N型漂移区6中，使得由
阳极区7、N型漂移区6、P型基区5组成的PNP晶体管获得基极电流而被打开。该PNP晶体管的集电极电流(空穴电流)横向流过P型基区5被阴极金属9抽走。这股横向电流在P型基区5中产生了横向压降。当阳极电压升高，使电流增大时，该横向压降也相应升高。当横向压降高于由P型基区5和N型源区2组成的PN结的势垒电压时，该PN结离N型发射区10开口的远端被开启。由于该PN结部分被开启，使得电流急剧增大，该PN结的其他区域按与N型发射区10开口的距离远近逐渐被开启，直到整个PN结被开启。此时，寄生的NPNP晶闸管结构进入闩锁状态，器件开启，进入正向导通状态。以1600V的双阴极MTD为例，本专利技术的主要制造流程包括：第一步：制备N型衬底6；第二步：在N型衬底6上表面生长二氧化硅，形成栅氧化层4，在栅氧化层4上表面淀积N型导电多晶硅形成栅电极3；第三步：采用离子注入和高温扩散推结工艺，在N型衬底上层形成P型基区5；第四步：采用离子注入和高温扩散推结工艺，在P型基区5上层形成N型发射区10和N型源区2；第五步：对型衬底6下表面进行减薄、抛光处理，注入P型杂质并进行离子激活，形成阳极区7；第六步：在N型极发射区10上表面淀积金属层，形成阴极金属1；第七步：N型源区2和P型基区5上表面淀积金属层，形成阴极金属9；第八步：在N型阳极区7下表面淀积金属层，形成阳极金属8。以耐压为1600V的常规MTD和本专利技术提供的双阴极MTD为例进行仿真比较。如图3所示，常规MTD和本专利技术提供的双阴极MTD都具有1600V的耐压。在开启二种器件时，如图4所示，常规MTD和本专利技术提供的双阴极MTD都在阳极电压逐渐增加的过程中有一段负阻区，这是由于PN结在横向上的不同区域逐渐开启导致的。在通过负阻区后常规MTD和本专利技术提供的双阴极MTD具有相似的导通特性。以上述仿真器件为例，直观地展示出本专利技术结构在脉冲功率应用领域所具有的性能优势试电路图如图7所示，当电源电压为1100V，电容C为0.9μF，电感L1和L2分别为60nH、5nH，栅电阻Rg为4.7Ω时。用电路图8仿真普通MTD器件，当电源电压为1100V，电容C为
0.9μF，电感L1和L2分别为60nH、5nH，栅电阻Rg为4.7Ω时。在相同的芯片面积下常规MTD和本专利技术提供的双阴极MTD的栅极电压如图9所示，可以看到双阴极器件放电时栅极电压不会有明显的震荡，而普通MTD栅压有剧烈的震荡；常规MTD和本专利技术提供的双阴极MTD的阳极电流如图11所示，两种器件的阳极峰值电流都大于3000A并没没有明显的差距；如图12所示，双阴极MTD在脉冲放电时，阴极2上不会过大电流(V＝L*di/dt)，所以栅极相对于阴极不会有大的电压差，那么栅极就不容易击穿。直观地展示出本专利技术结构相对于常规MTD在脉冲功率应用领域所具有的性能优势。本文档来自技高网...

【技术保护点】
一种功率半导体器件，包括从下至上依次层叠设置的阳极金属(8)、P型阳极区(7)和N型衬底(6)；所述N型衬底(6)上层具有P型基区(5)，所述P型基区(5)上层具有相互独立的N型源区(2)和N型发射区(10)；所述N型衬底(6)上表面具有栅氧化层(4)，所述栅氧化层(4)还延伸覆盖部分P型基区(5)和N型源区(2)的上表面；所述栅氧化层(4)的上表面具有栅极金属(3)；所述N型发射区(10)上表面具有第一阴极金属(9)，所述第一阴极金属(9)还覆盖部分P型基区(5)的上表面；其特征在于，所述N型源区(2)的上表面还具有第二阴极金属(1)。

【技术特征摘要】
1.一种功率半导体器件，包括从下至上依次层叠设置的阳极金属(8)、P型阳极区(7)和N型衬底(6)；所述N型衬底(6)上层具有P型基区(5)，所述P型基区(5)上层具有相互独立的N型源区(2)和N型发射区(10)；所述N型衬底(6)上表面具有栅氧化层(4)，所述栅氧化层(4...

【专利技术属性】
技术研发人员：陈万军，唐血锋，刘超，娄伦飞，程武，刘亚伟，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51