选择性导电阻挡层形成制造技术

一种半导体器件包括具有将第一互连层(110)耦合至沟槽(302)的通孔(304)的管芯。该半导体器件还包括在沟槽的侧壁和毗邻表面上以及在通孔的侧壁上的阻挡层(306)。该半导体器件具有在第一互连层的表面上的掺杂导电层(308)。该掺杂导电层在通孔的侧壁之间延伸。该半导体器件进一步包括在通孔和沟槽两者中的在阻挡层上的导电材料(202)。该导电材料在布置在第一互连层的表面上的掺杂导电层上。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请主张以Jeffrey Junhao Xu等人的名义于2014年02月28日提交的美国临时专利申请号61/946,520的权益，该临时专利申请的公开内容通过引用被整体明确纳入于此。
本公开一般涉及集成电路(IC)。更具体而言，本公开涉及选择性导电阻挡层形成。背景用于集成电路(IC)的半导体制造的工艺流程可包括前端制程(FEOL)、中部制程(MOL)和后端制程(BEOL)工艺。FEOL工艺可包括晶片制备、隔离、阱形成、栅极图案化、间隔物、扩展和源极/漏极注入、硅化物形成、以及双应力内衬形成。MOL工艺可包括栅极触点形成。BEOL工艺可包括用于将在FEOL和MOL工艺期间创建的半导体器件互连的一系列晶片处理步骤。现代半导体芯片产品的成功制造和鉴定涉及所采用的材料和工艺之间的相互作用。具体地，在BEOL工艺中用于玻璃基无源(POG)器件的导电材料镀敷的形成是工艺流程中日益挑战的部分。当在通孔中在彼此之上制造导电材料层时，例如，电阻缩放仍然是个挑战。因为某些导电层的最小厚度规范可能是不导电，所以高通孔电阻可使某些导电阻挡层失效。概述一种半导体器件包括具有将第一互连层耦合至沟槽的通孔的管芯。该半导
体器件还包括在沟槽的侧壁和毗邻表面上以及在通孔的侧壁上的阻挡层。该半导体器件还包括在第一互连层的表面上的掺杂导电层。该掺杂导电层在通孔的侧壁之间延伸。该半导体器件进一步包括在通孔和沟槽两者中的在阻挡层上的导电材料。该导电材料在布置在第一互连层的该表面上的掺杂导电层上。一种用于制造半导体器件的方法包括在沟槽的侧壁和毗邻表面上以及在管芯的通孔的侧壁上沉积导电除氧层。该通孔可耦合到第一互连层和沟槽。该方法还包括对导电除氧层施加热处理以在除了接触第一互连层的部分以外的部分上形成阻挡层。该方法进一步包括在通孔和沟槽两者中在阻挡层上沉积导电材料。该导电层在布置在互连层的被暴露的表面上的掺杂导电层上。一种半导体器件包括具有将第一互连层耦合至沟槽的通孔的管芯。该半导体器件还包括在沟槽的侧壁和毗邻表面上、在通孔的侧壁上以及在第一互连层的被暴露的表面上的阻挡层。该半导体器件还包括在第一互连层的表面上的掺杂导电层。该掺杂导电层在通孔的侧壁之间延伸。该半导体器件进一步包括用于在通孔和沟槽两者中的在所述阻挡层上的用于导电的装置。该导电装置在布置在第一互连层的表面上的掺杂导电层上。这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。附图简述为了更全面地理解本公开，现在结合附图参阅以下描述。图1A至1C示出由典型的导电阻挡层形成工艺制造的器件的截面图。图2示出由根据本公开的一个方面的选择性导电阻挡层形成工艺制造的器件的截面图。图3A-3D示出由根据本公开的一个方面的选择性导电阻挡层形成工艺制造的器件的截面图。图4是解说根据本公开的各方面的选择性导电阻挡层形成工艺的工艺流程图。图5是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。图6是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以便避免淡化此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。导电阻挡层可在通孔内、或在包含形成在双镶嵌晶片或管芯内的通孔的更大沟槽内形成。典型的导电阻挡层可以是基于铜(Cu)的氮化钽(TaN)。这些导电层阻挡的厚度可以是二(2)至三(3)纳米。导电阻挡层可能面临诸如电阻缩放之类的问题。具体地，由于为形成有效的扩散阻挡而指定的最小层厚度值，这些导电阻挡层在高通孔电阻下可能变得失效。保形原子层沉积(ALD)制造的TaN阻挡是合乎期望的，但是此类导电阻挡层的最小厚度应至少为2纳米以提供有效的铜扩散阻挡。该最小厚度可防止导电材料(诸如，铜)扩散穿过导电阻挡层以及与其他材料混合。因为2纳米的TaN阻挡层是不导电的，所以使用该TaN阻挡会导致通孔开路，由此导致电路故障。根据本公开的一方面，化学气相沉积(CVD)或ALD沉积的铝(Al)选择性地在双镶嵌通孔的侧壁上形成氧化铝(Al2O3)铜阻挡。然而，氧化铝不被形成在该通孔的底部。即，氧化铝作为导电阻挡层被形成在通孔的侧壁上，同
时避免氧化铝作为导电阻挡层形成在该通孔的底表面上。低于400℃的现场热处理可被应用于铝层以形成氧化铝。在该安排中，具有选择性地形成的导电阻挡层(例如，氧化铝铜)的通孔电阻可显著地低于典型的导电阻挡层。例如，导电阻挡层可以是铜阻挡，通常由TaN的保形原子层沉积形成。图1A至1C示出了由常规的导电层阻挡形成工艺制造的器件的截面图。如图1中所示，器件100包括第一氧化层102、中间层104、盖层106、第二氧化层108和第一互连层110。器件100可以是双镶嵌晶片或管芯的一部分。第一氧化层102和第二氧化层108可以是低k材料，诸如掺杂碳或氢的二氧化硅(SiO2)。在一种配置中，第一氧化层102和第二氧化层108可以是不同的材料，且一层可以不是低k材料。低k材料具有低介电常数且可被用作绝缘层。中间层104可以是掺杂碳或氧的氮化硅(SiN)。盖层106可以是无掺杂的二氧化硅。在一种配置中，中间层104和盖层106形成包括含硅氮的碳氧化物(SiCON)的蚀刻停止层。第一互连层110可以是导电材料(诸如铜(Cu))。第一氧化层102、中间层104、盖层106和第二氧化层108也可都包含氧。如图1B所示，在器件120上沉积阻挡层112。阻挡层112可以是基于氮化钽(TaN)的铜。然而，阻挡层112可具有2纳米的最小厚度以成为有效的扩散阻挡。阻挡层112可防止铜或互连层(例如，如图1C所示，第一互连层110或第二互连层114)的材料扩散直到第二氧化层108、盖层106或中间层104。铜层或互连层材料的扩散可导致器件故障。在图1C中，器件130包括沉积在阻挡层112上的第二互连层114。阻挡层112可具有足够的厚度(例如，至少2纳米)以便作为扩散阻挡来防止第二互连层114扩散到第二氧化层108、盖层106和/或中间层104中。然而，当阻挡层112接触第一互连层110时，可能引起高通孔电阻。高通孔电路可最终致使阻挡层112失效，且随后不能执行它的阻挡功能。图2示出由根据本公开的一个方面的选择性导电阻挡层形成工艺制造的器件200的截面图。除图1本文档来自技高网...

【技术保护点】
一种半导体器件，包括：包括将第一互连层耦合至沟槽的通孔的管芯；在所述沟槽的侧壁和毗邻表面上以及在所述通孔的侧壁上的阻挡层；在所述第一互连层的表面上的掺杂导电层，所述掺杂导电层在所述通孔的所述侧壁之间延伸；以及在所述通孔和所述沟槽两者中的在所述阻挡层上的导电材料，所述导电材料被提供在所述第一互连层的所述表面上的所述掺杂导电层上。

【技术特征摘要】
【国外来华专利技术】2014.02.28 US 61/946,520;2014.05.09 US 14/274,0991.一种半导体器件，包括：包括将第一互连层耦合至沟槽的通孔的管芯；在所述沟槽的侧壁和毗邻表面上以及在所述通孔的侧壁上的阻挡层；在所述第一互连层的表面上的掺杂导电层，所述掺杂导电层在所述通孔的所述侧壁之间延伸；以及在所述通孔和所述沟槽两者中的在所述阻挡层上的导电材料，所述导电材料被提供在所述第一互连层的所述表面上的所述掺杂导电层上。2.如权利要求1所述的半导体器件，其特征在于，所述阻挡层包括氧化铁(Al2O3)。3.如权利要求1所述的半导体器件，其特征在于，所述导电材料包括铜和铝。4.如权利要求1所述的半导体器件，其特征在于，进一步包括在所述第一互连层的一些部分上的蚀刻停止层，所述蚀刻停止层包括含硅氮的碳氧化物(SiCON)。5.如权利要求1所述的半导体器件，其特征在于，所述掺杂导电层包括铜铝合金。6.如权利要求1所述的半导体器件，其特征在于，所述第一互连层包括铜。7.如权利要求1所述的半导体器件，其特征在于，所述掺杂导电层还在所述导电材料和所述第一互连层的所述表面之间延伸。8.如权利要求1所述的半导体器件，其特征在于，所述半导体器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、
\t位置固定的数据单元、以及计算机中的至少一者中。9.一种制造半导体器件的方法，包括：在沟槽的侧壁和毗邻表面上以及在管芯的通孔的侧壁上沉积导电除氧层，所述通孔将第一互连层和所述沟槽耦合；对所述导电除氧层施加热处理以在除了接触所述第一互连层的部分以外的部分上形成阻挡层；以及在所述通孔和所述沟槽两者中在所述阻挡层上沉积导电材料，所述导电材料在布置在所述第一互连层的表面上的掺杂导电层上。10.如权利要求9所述的方法，其特征在于，沉积导电除氧层是使用原子层沉积来执行的。11.如权利要求9所述的方法，其特征在于，沉积导电除氧层是使用化学气相沉积来执行的。12.如权利要求9所述的方法，其特征在于，施加热处理是通过现场热处理以低于约400摄氏度来执行的。13.如权利要求9所述的方法，其特征在于，沉积导电材料是使用原子层沉积来执行的。14.如权利要求9所...

【专利技术属性】
技术研发人员：J·J·徐，J·J·朱，C·F·耶普，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US