应用于辐照试验的芯片封装结构及其制作方法技术

本发明专利技术公开了一种应用于辐照试验的芯片封装结构及其制作方法，所述芯片封装结构包括多个通过贴片胶平铺粘贴于封装基板表面的测试芯片以及开孔的遮挡片，所述多个测试芯片以及开孔的遮挡片组装成堆叠结构；其中，所述测试芯片平铺于所述封装基板表面的区域不大于宽束辐照面积，所述堆叠结构的上层是所述开孔的遮挡片，所述测试芯片通过键合丝或者焊球与封装基板电连接。本发明专利技术能够缩短辐照试验时长，降低辐照试验费用，在现有的封装工艺基础上提高辐照试验效率。

【技术实现步骤摘要】

本专利技术涉及芯片封装设计
，尤其涉及一种应用于辐照试验的芯片封装结构及其制作方法。
技术介绍
单粒子效应试验主要考核星上大规模和超大规模基础电路抗单粒子效应的能力。通过加速器模拟试验和锎源试验获得大规模集成电路的单粒子翻转截面和翻转阈值，再结合卫星具体轨道环境和元器件的工艺参数预示元器件在轨单粒子翻转率。单粒子效应地面模拟试验技术主要是宽束辐照技术、微束辐照技术。宽束辐照试验具有离子束斑面积大、离子能量高、辐照效率高等特点。但由于宽束辐照束斑大，测量得到的器件响应是被辐照的所有电路单元的响应的组合效果，无法得到器件响应的详细信息。微束辐照试验束斑面积小、可以更清晰准确的得到单粒子效应发生的位置信息，消除了宽束辐照带来的不确定性，但微束束斑能量相对较低，离子穿透能力有限。电子元器件尤其是半导体集成电路从保护硅片以及电气互连等角度考虑需要先进行封装。常规的塑料、陶瓷、金属封装将整个元件包裹起来实现水汽隔离以及电气互连，但这样的包封形式不利于高效地进行单粒子效应辐照试验，束斑穿透模塑料或者陶瓷、金属盖板时，存在能量以及粒子损耗，地面模拟辐照效果大打折扣。从辐照试验效果考虑，电子元器件试验样品进行离子辐照实验时通常不加任何屏蔽。但这样使得裸芯片以及键合线(或者焊球)直接暴露在空气中，在存储搬运过程中，极易造成元件的污染、损坏，影响元件正常测试。此外，当前电子产品的设计不断朝着轻、薄、短、小的趋势迈进，许多芯片出现了系统化设计的概念，即单颗芯片具备有多个功能模块。但不同功能电路结构不一样，对辐照的敏感程度不一样，对不同功能电路模块的抗辐照研究需要单独进行。随着我国航天事业的迅猛发展，对加速器束流的需求将会急剧增加，但受加速器可提供束流时间的限制，束流供求矛盾将会愈来愈突出。此外，为了消除宽束辐照带来的不确定性，使单粒子效应研究更深入、更细致，常采用开盖的方式进行微束扫描，模拟器件单粒子效应，从而有针对性地采取加固措施。但是，采用重离子微束辐照模拟器件单粒子效应，微束能量有限，而且辐照效率低，试验时间长，试验成本高。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种应用于辐照试验的芯片封装结构及其制作方法，能够缩短辐照试验时长，降低辐照试验费用，在现有的封装工艺基础上提高辐照试验效率。第一方面，本专利技术提供一种应用于辐照试验的芯片封装结构，所述芯片封装结构包括多个通过贴片胶平铺粘贴于封装基板表面的测试芯片以及开孔的遮挡片，所述多个测试芯片以及开孔的遮挡片组装成堆叠结构；其中，所述测试芯片平铺于所述封装基板表面的区域不大于宽束辐照面积，所述堆叠结构的上层是所述开孔的遮挡片，所述测试芯片通过键合丝或者焊球与封装基板电连接。第二方面，本专利技术提供一种应用于辐照试验的芯片封装结构的制作方法，包括：预先在遮挡片上开孔；在封装基板上平铺多颗测试芯片，实现一次宽束辐照试验同时辐照芯片不
同的功能区域；将开孔的遮挡片与平铺有多颗芯片的封装基板进行组装，形成堆叠结构，以使所述开孔的遮挡片能够在将不需要辐照的区域保护起来的同时将需要辐照的电路区域暴露出来。进一步地，所述方法还包括：当所述测试芯片键合引线较多较长时，通过点胶将键合丝固化保护起来。进一步地，所述方法还包括：当所述测试芯片键合引线较多较长时，对不需要辐照的区域采取架空的遮挡形式，其中，遮挡用的金属片用于实现定向辐照的目的。可选地，所述对不需要辐照的区域采取架空的遮挡形式包括：采用常规塑料封装对多芯片模块进行注塑包封；采取研磨、激光切割、化学刻蚀的方法去掉芯片上方的模塑料；遮挡用的金属板采用激光切割进行开孔处理；将开好孔的金属板粘接到对应的芯片上方，从而实现对特定区域的辐照。可选地，所述遮挡片上开孔的位置及其形状大小与所述测试芯片的功能区域相匹配。本专利技术提供的应用于辐照试验的芯片封装结构及其制作方法，借助重离子宽束束流，实现一次辐照，多颗芯片定区域辐照测试，得到多个敏感区测试结果；重离子宽束束流具有粒子能量大，能量可调节范围宽的特点，能够更容易地观测到芯片单粒子效应从而进行更高效的芯片单粒子效应研究；从重离子束流时间有限以及试验经费高昂的角度考虑，采用本专利技术实施例提供的应用于辐照试验的新型封装结构，能够有效提高辐照试验测试效率，缩短试验所需的加速器束流时间，节省实验经费。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1(a)为多功能芯片不同电路区域示意图；图1(b)为引线键合互连类型芯片的常规辐照试验封装结构截面示意图；图1(c)为倒装键合互连类型芯片的常规辐照试验封装结构截面示意图；图2(a)至图2(e)为本专利技术实施例提供的应用于辐照试验的芯片封装结构的制作方法的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。本专利技术实施例提供一种应用于辐照试验的新型封装结构，所述芯片封装结构包括多个通过贴片胶平铺粘贴于封装基板表面或者载板空腔内的测试芯片以及开孔的遮挡片，所述多个测试芯片以及开孔的遮挡片组装成堆叠结构；其中，所述测试芯片平铺于所述封装基板表面的区域不大于宽束辐照面积，所述堆叠结构的上层是所述开孔的遮挡片，所述测试芯片通过键合丝或者焊球与封装基板电连接。其中，所述遮挡片可以为硅片、玻璃片，但不仅限于此。图1(a)至图1(c)为所述应用于辐照试验的新型封装结构的示意图，其中，不同阴影区域代表不同的功能电路，芯片通过键合丝或者焊球与底部基板
进行电连接。图1(a)为多功能芯片不同电路区域示意图，其中数字标识的不同阴影区域代表不同的功能模块，图1(b)和图1(c)分别为常规辐照试验封装结构截面示意图，其中图1(b)为引线键合形式互连类型芯片，图1(c)为倒装键合互连类型的芯片。本专利技术实施例还提供一种应用于辐照试验的芯片封装结构的制作方法，包括：预先在遮挡片上开孔；在封装基板上平铺多颗测试芯片，实现一次宽束辐照试验同时辐照芯片不同的功能区域；将开孔的遮挡片与平铺有多颗芯片的封装基板进行组装，形成堆叠结构，以使所述开孔的遮挡片能够在将不需要辐照的区域保护起来的同时将需要辐照的电路区域暴露出来。进一步地，所述方法还包括：当所述测试芯片键合引线较多较长时，通过点胶将键合丝固化保护起来。进一步地，所述方法还包括：当所述测试芯片键合引线较多较长时，对不需要辐照的区域采取架空的遮挡形式，其中，遮挡用的金属片用于实现定向辐照的目的。可选地，所述对不需要辐照的区域采取架空的遮挡形式包括：采用常规塑料封装对多芯片模块进行注塑包封；采取研磨、激光切割、化学刻蚀的方法去掉芯片上方的模塑料；遮挡用的金属板采用激光切割进行开孔处理；将开好孔的金属板粘接到对应的芯片上方，从而实现对特定区域的辐照。可选地，所述遮挡片上开孔的位置及其形状大小与所述测试芯本文档来自技高网...

【技术保护点】
一种应用于辐照试验的芯片封装结构，其特征在于，所述芯片封装结构包括多个通过贴片胶平铺粘贴于封装基板表面的测试芯片以及开孔的遮挡片，所述多个测试芯片以及开孔的遮挡片组装成堆叠结构；其中，所述测试芯片平铺于所述封装基板表面的区域不大于宽束辐照面积，所述堆叠结构的上层是所述开孔的遮挡片，所述测试芯片通过键合丝或者焊球与封装基板电连接。

【技术特征摘要】
1.一种应用于辐照试验的芯片封装结构，其特征在于，所述芯片封装结构包括多个通过贴片胶平铺粘贴于封装基板表面的测试芯片以及开孔的遮挡片，所述多个测试芯片以及开孔的遮挡片组装成堆叠结构；其中，所述测试芯片平铺于所述封装基板表面的区域不大于宽束辐照面积，所述堆叠结构的上层是所述开孔的遮挡片，所述测试芯片通过键合丝或者焊球与封装基板电连接。2.一种应用于辐照试验的芯片封装结构的制作方法，其特征在于，包括：预先在遮挡片上开孔；在封装基板上平铺多颗测试芯片，实现一次宽束辐照试验同时辐照芯片不同的功能区域；将开孔的遮挡片与平铺有多颗芯片的封装基板进行组装，形成堆叠结构，以使所述开孔的遮挡片能够在将不需要辐照的区域保护起来的同时将需要辐照的电路区域暴露出来。3.根据权利要求2所述的应用于辐照试验的芯片封装结构的制作方法，其特征在于，所述方法还包括：当所...

【专利技术属性】
技术研发人员：陈珊，毕津顺，王艳，刘明，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11