一种液晶显示面板及制作方法技术

本发明专利技术公开了一种液晶显示面板及制作方法，该液晶显示面板包括薄膜晶体管，其中，用于连通薄膜晶体管源漏极的有源层由多于2个的成膜层构成，并且有源层与面板上的钝化层的接触处为有源层中的非高速成膜层。本发明专利技术的液晶显示面板具有更好的背沟道特性，漏电会更低。

【技术实现步骤摘要】

本专利技术属于液晶显示
，具体地说，尤其涉及一种液晶显示面板及制作方法。
技术介绍
近年来，大尺寸、高解析度的电视受到越来越多商家和消费者的青睐。随着显示器尺寸越来越大，在保证开启电流Ion和阈值电压Vth的基础上，显示器的电容保持效果也越来越重要。由于液晶显示器件大部分时间都工作在关态，所以漏电流对器件显示性能的影响很大。一般BCE(B表示基极，C表示集电极，E表示发射极)晶体管结构，沟道做完以后，后续还有沉积金属等很多制程，这些后续制程会对背沟道特性产生影响。有源层一般都采用AL/AH结构，其中，AL是主要导电通道，采用低速成膜，用以以保证良好的薄膜品质，较少的界面缺陷；AH使用的是高速成膜，界面缺陷较多，在背沟道有很多的界面态。当栅极电压Vg为一小的负电压时，也就是晶体管处于导电的负亚阈值区时，在背沟道处会形成一小的导电通道，造成背沟道漏电。同时，TFT-LCD器件的关断电压一般也设定在负亚阈值区附近。并且，由于AH沉积均一性较差且缺陷较多，很容易受后续制程影响，会造成背沟道处漏电流较高且较为离散，导致亮度显示不均、信耐性等问题。因此，提高背沟道均一性，改善背沟道处有源层的界面特性，对显示器性能提升的意义重大。器件亚阈值区I-V表现如图1标注所示的区域，其主要受器件背沟道及背沟道和钝化层PV的界面特性影响。
技术实现思路
为解决以上问题，本专利技术提供了一种液晶显示面板及制作方法。根据本专利技术的一个方面，提供了一种液晶显示面板，包括薄膜晶体管，其中，用于连通薄膜晶体管源漏极的有源层由多于2个的成膜层构成，并且有源层
与所述面板的钝化层的接触处为有源层中的非高速成膜层。根据本专利技术的一个实施例，所述有源层包括3个成膜层。根据本专利技术的一个实施例，第二成膜层设置于第一成膜层和第三成膜层之间，其中，第一成膜层为低速成膜层，第三成膜层为高速成膜层，第二成膜层的成膜速度介于第一成膜层的成膜速度和第三成膜层的成膜速度之间。根据本专利技术的一个实施例，所述有源层与钝化层的接触处为有源层的第二成膜层。根据本专利技术的一个实施例，所述第一成膜层和所述第二成膜层的厚度之和为所述有源层整体厚度的1/3。根据本专利技术的另一个方面，还提供了一种液晶显示面板制作方法，包括：在基底上形成栅极；在栅极上形成栅绝缘层；在栅绝缘层上形成有源层，其中，所述有源层由多于2个的成膜层构成；在有源层上形成欧姆接触层；在欧姆接触层上形成薄膜晶体管的源极和漏极；在薄膜晶体管的源极和漏极上形成有钝化层，所述有源层与所述钝化层的接触处为有源层中的非高速成膜层。根据本专利技术的一个实施例，所述有源层包括3个成膜层。根据本专利技术的一个实施例，在形成所述有源层时包括：在栅绝缘层上形成第一成膜层；在第一成膜层上形成第二成膜层；在第二成膜层上形成第三成膜层，其中，所述第一成膜层为低速成膜层，所述第三成膜层为高速成膜层，所述第二成膜层的成膜速度介于第一成膜层的成膜速度和第三成膜层的成膜速度之间。根据本专利技术的一个实施例，所述有源层与所述钝化层的接触处为有源层的第二成膜层。根据本专利技术的一个实施例，所述第一成膜层和所述第二成膜层的厚度之和为所述有源层整体厚度的1/3。本专利技术的有益效果：本专利技术将目前常用的有源层AS由高速成膜层AH和低速成膜层AL的两层结构，改为目前的AL1/AL2/AH三层结构，并且保证AL1/AL2的总厚度大于有源层AS导电层厚度，以保证背沟道和钝化层PV界面处的有源层为AL2。AL2成膜速度高于AL1低于AH，膜质及界面态密度均优于AH，从而使得本专利技术的液晶显示面板具有更好的背沟道特性，漏电会更低。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：图1是现有技术中液晶显示器件亚阈值区I-V显示示意图；图2是现有技术中一种液晶显示面板背沟道处的剖面示意图；图3是根据本专利技术的一个实施例的液晶显示面板背沟道处的剖面示意图；图4是现有技术中同一液晶显示面板背沟道不同点位的漏电流显示示意图；图5是采用本专利技术的液晶显示面板背沟道不同点位的漏电流显示示意图。具体实施方式以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本专利技术的保护范围之内。目前，液晶显示面板上连通薄膜晶体管源漏极的有源层AS通常由高速成膜AH层和低速成膜AL层两层结构构成。如图2所示，在基底上形成有栅极M1；在栅极M1上形成有栅绝缘层GI；在栅绝缘层GI上形成有有源层AS，此处的有源层包括形成于栅绝缘层GI上的低速成膜层AL和形成于低速成膜层AL上的高速成膜层AH；在高速成膜层AH上形成有欧姆接触层N+；在欧姆接触层N+上形成有薄膜晶体管的源极S和漏极D；在薄膜晶体管的源极S和漏极D上形成有
钝化层PV。由图2可知，钝化层PV与有源层AS的高速成膜层AH层接触，由于AH层成膜速度高，形成的AH层膜质及界面态密度较AL层差。这就会造成AH层均一性较差，缺陷较多，造成背沟道漏电流较大。此处的高速成膜AH层和低速成膜AL层中的成膜速度是相对而言的，即高速成膜AH层的成膜速度大于低速成膜AL层的成膜速度。在本专利技术中，高速成膜AH层的成膜速度采用现有技术中通用的高速成膜速度，低速成膜AL层的成膜速度采用现有技术中的通用的低速成膜速度。为解决以上问题，本专利技术提供了一种液晶显示面板，该液晶显示面板包括薄膜晶体管，其中，用于连通薄膜晶体管源漏极的有源层由多于2个的成膜层构成，并且有源层与面板上的钝化层的接触处为有源层的非高速成膜层。这样，可以使得钝化层与有源层接触处的膜质及界面态密度优于AH层，从而使得背沟道具有更好的特性，背沟道漏电会降低。如图3所示为根据本专利技术的一个实施例的液晶显示面板背沟道处的剖面结构示意图，该图中的有源层包括3个成膜层，以下参考图3来对本专利技术进行详细说明。如图3所示，该液晶显示面板在基底上形成有栅极M1；在栅极M1上形成有栅绝缘层GI；在栅绝缘层GI上形成有有源层AS，此处的有源层包括形成于栅绝缘层GI上的第一低速成膜层AL1、形成于第一低速成膜层AL1(对应第一成膜层)上的第二成膜层和形成于第二成膜层AL2(对应第二成膜层)上的高速成膜层AH(对应第三成膜层)；在高速成膜层AH上形成有欧姆接触层N+；在欧姆接触层N+上形成有薄膜晶体管的源极S和漏极D；在薄膜晶体管的源极S和漏极D上形成有钝化层PV。对比图2和图3可知，两种结构中有源层的结构不同。图2中的现有技术中采用高速成膜AH层和低速成膜AL层两层结构。而本专利技术的图3中包括3个成膜层，除包括现有技术中采用高速成膜AH层和低速成膜AL层(对应第一低速成膜层AL1)两层结构外，还在高速成膜AH层和第一低速成膜AL1层之间设置了一第二成膜层AL2。其中，第二成膜层AL2的成膜速度高于本文档来自技高网...

【技术保护点】
一种液晶显示面板，包括薄膜晶体管，其中，用于连通薄膜晶体管源漏极的有源层由多于2个的成膜层构成，并且有源层与所述面板的钝化层的接触处为有源层中的非高速成膜层。

【技术特征摘要】
1.一种液晶显示面板，包括薄膜晶体管，其中，用于连通薄膜晶体管源漏极的有源层由多于2个的成膜层构成，并且有源层与所述面板的钝化层的接触处为有源层中的非高速成膜层。2.根据权利要求1所述的面板，其特征在于，所述有源层包括3个成膜层。3.根据权利要求2所述的面板，其特征在于，第二成膜层设置于第一成膜层和第三成膜层之间，其中，第一成膜层为低速成膜层，第三成膜层为高速成膜层，第二成膜层的成膜速度介于第一成膜层的成膜速度和第三成膜层的成膜速度之间。4.根据权利要求3所述的面板，其特征在于，所述有源层与钝化层的接触处为有源层的第二成膜层。5.根据权利要求3或4所述的面板，其特征在于，所述第一成膜层和所述第二成膜层的厚度之和为所述有源层整体厚度的1/3。6.一种液晶显示面板制作方法，包括：在基底上形成栅极；在栅极上形成栅绝缘层；在栅绝缘层上形成有源层，其中，所述有源...

【专利技术属性】
技术研发人员：吕晓文，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44