表面贴装集成电路芯片和集成电路芯片制造技术

本申请涉及表面贴装集成电路芯片和集成电路芯片。由具有前表面和侧面的硅基底形成表面贴装芯片。该芯片包括将被焊接到外部器件的金属化层。所述金属化层具有覆盖所述基底的前表面的至少一部分的第一部分以及覆盖所述基底的侧面的至少一部分的第二部分。在所述基底中包括多孔硅区域用以将所述金属化层的第二部分与基底的其余部分相分离。根据本申请的方案，可以提供改进的表面贴装芯片。

【技术实现步骤摘要】

本公开内容涉及半导体芯片的领域。其更为具体地目的在于表面贴装芯片，也即在至少一个表面上包括金属化层(metallization)的芯片，该金属化层将被焊接到例如印刷电路或其他芯片的外部器件。
技术介绍
在特定的应用中，需求如下表面贴装芯片，其中将被焊接到外部器件的金属化层连续有在芯片侧面上的侧向部分。当执行焊接时，部分的焊接材料接合到金属化层的侧向部分，这使得能够可视地检查连接的质量。这种需求例如存在于诸如汽车领域或医疗领域的敏感领域中。在美国专利申请公开No.2012/0053760(通过引用并入)中描述了一种形成表面贴装芯片的方法的示例，该表面贴装芯片包括在芯片的侧面上连续的金属化层。然而该方法具有缺点并且特别地产生实践中的实施问题。
技术实现思路
因此，本申请的目的在于克服现有技术中的问题，以实现改进的表面贴装芯片。实施例提供了一种表面贴装集成电路芯片，其特征在于，包括：基底，具有前表面和侧面；至少一个金属化层，被配置为将被焊接到外部器件，所述至少一个金属化层包括第一部分和第二部分，所述第一部分覆盖所述基底的所述前表面的至少一部分，所述第二部分覆盖所述基底的所述侧面的至少一部分；以及多孔硅区域，被包括在所述基底中，并将所述金属化层的所述第二部分与所述基底的其余部分相分离。根据一个实施例，所述至少一个金属化层的所述第二部分被布置在位于所述基底的侧面上的沟槽中。根据一个实施例，该芯片进一步包括：有源区，形成在所述基底的所述其余部分的内部和顶部上，并且包含电子电路；以及至少一个接触区域，连接到所述电子电路并且位于所述基底的所述前表面上，其中所述至少一个金属化层的所述第一部分连接到所述至少一个接触区域。根据一个实施例，绝缘层被布置在所述基底的所述前表面和所述至少一个金属化层的所述第一部分之间。根据一个实施例，所述多孔硅区域在交叠区中与所述绝缘层相接触。实施例还提供一种集成电路芯片，其特征在于，包括：半导体基底，包括具有电路的有源区；金属接触，在所述半导体基底上方并且与所述有源区的所述电路电连接；所述半导体基底的多孔硅区域，沿着所述半导体基底的侧边沿；以及金属层，具有与所述金属接触相接触的第一部分并且具有从所述第一部分延伸到所述半导体基底的所述侧边沿上并且与所述多孔硅区域相接触的第二部分。根据一个实施例，该芯片进一步包括在所述半导体基底的顶部上并且围绕所述金属接触的绝缘层，其中所述金属层的所述第一部分在所述绝缘层之上延伸。根据一个实施例，所述多孔硅区域的部分在所述绝缘层的外围边沿之下延伸。根据本申请的方案，可以提供改进的表面贴装芯片。附图说明在下面结合附图对特定实施例的非限制性描述中将对前述和其他特征以及优势进行详细讨论，其中：图1A、图1B、图2A、图2B、图3A、图3B、图4A、图4B以及图4C示意性地示出了表面贴装芯片制造方法的实施例的步骤。具体实施方式在不同的附图中用相同的参考标号对相同的元素进行指代并且，进一步，各个附图并不按照比例。在下面的描述中，当提及对绝对位置进行形容的诸如“左”、“右”等术语或者对相对位置进行形容的诸如“之上”、“之下”、“上”、“下”等术语或者对方向进行形容的诸如“水平”、“垂直”等术语时，其参照的是图1B、图2B、图3B、图4B的横截面视图的定向，应理解到，在实践中，所描述的器件可以被不同地定向。除非另外有所指定，否则表述“接近地”、“基本上”以及“在数量级上”意味着在10％之内，优选地在5％之内，或者关于定向限定词，意味着在10度之内，优选地在5度之内。图1A、图1B、图2A、图2B、图3A、图3B、图4A、图4B以及图4C示意性地示出了表面贴装芯片制造方法的实施例的步骤。图1B、图2B、图3B、图4B为沿着图1A、图2A、图3A、图4A的B-B面的横截面视图。图1A和图2A为沿着图1B和图2B的A-A面的横截面视图。图3A和图4A为顶视图。图4C为根据图4A的B-B面和C-C面切割的透视图。之后描述的步骤涉及从同一硅基底1同时形成例如相同的多个芯片。为了简化，在附图中仅仅示出了两个相邻芯片的两个部分，这些部分在附图的左手部分和右手部分各自彼此相对。芯片中的每一个都包括，在基底1的内部和顶部上的具有电子电路的有源区3，电子电路包括形成在其中的一个或多个半导体组件(未示出)。除了连接到电子电路的一个或多个接触区域7之外，有源区3的上表面整体地覆盖有绝缘层5。之后描述的步骤更为具体地关注在每个芯片中形成将被焊接到外部器件的至少一个金属化层，该金属化层包括与芯片的一个或多个接触区域7相接触的上部部分和在芯片的侧面上的侧向部分。图1A和图1B示出了其中从基底晶圆1开始的步骤，在基底晶圆 的内部和顶部上预先形成了有源区3、绝缘层5以及接触区域7。在这个阶段，尚未发生将基底晶圆切割为各个芯片。在顶视图中，相邻芯片的有源区3由间隔区9分隔开，每个间隔区具有限定于其内的切割线11。在附图中，仅仅示出了间隔区9的条带的部分和相对应的切割线11的部分。在所示出的示例中，在包括在间隔区9中且包含切割线11的条带13中，去除了绝缘层5，使得露出基底1的表面。在这个示例中，条带13的宽度比间隔区9的宽度小，并且在顶视图中，条带13严格地包含在间隔区9之内，也就是，条带13的边沿与间隔区9的边沿有距离。由此，在条带13的每一侧上，绝缘层5覆盖在间隔区9的部分中的基底1。在位于两个相邻芯片之间的条带13的部分中，从基底的上表面在基底1中蚀刻一个或多个局部开口15。在顶视图中，每个开口15被包括在条带13中的切割线11所穿过。芯片在切割线11的方向上的尺度大于沿着切割线的开口15的尺度之和。换句话说，至少一个未蚀刻的间隔17保持在沿着切割线11的芯片之间的条带13中。在所示出的示例中，可以看见两个开口15，每个都定位在位于附图的左手部分的芯片的接触区域7和位于附图的右手部分的芯片的接触区域7之间。在所示出的示例中，在顶视图中开口15具有矩形形状，但其他的形状是可能的。在这个示例中，开口15垂直地延伸到比被有源部分3占据的基底1的厚度更大的深度处。在这个示例中，开口15并非贯穿开口而是盲开口，也就是其垂直地向下延伸到比基底1的厚度更小的深度。作为变形，开口15可以是贯穿开口。开口15可以通过等离子体蚀刻方法来形成，例如RIE类型蚀刻(“反应离子蚀刻”)。更普遍地，可以使用任何其他能够在条带13中形成局部开口的方法，例如化学或激光蚀刻。图2A和图2B示出了在图1A和图1B中示出的步骤之后的步骤，其中从开口15的侧壁和底部在基底1中形成多孔硅区域20。在顶视图中，多孔硅区域20包括在间隔区9之内。更具体地，在顶视图中， 每个开口15被多孔硅区域20围绕，其从开口15的侧壁一直延伸到位于绝缘层5之下的基底1的部分中。由此在交叠区22中，多孔硅区域20的部分具有与绝缘层5的下表面相接触的上表面。在所示出的示例中，每个开口15的底部和侧壁全部由多孔硅区域20围绕，因此开口15通过区域20与基底的其余部分绝缘。在这个示例中，交叠区22在每个开口15的层级上出现在切割线11的任何一侧。多孔硅区域20可以例如通过电化学溶解法来形成。为了达到这点，可以形成覆盖除了开口15之外的、图1A和图1B的构件本文档来自技高网...

【技术保护点】
一种表面贴装集成电路芯片，其特征在于，包括：基底，具有前表面和侧面；至少一个金属化层，被配置为将被焊接到外部器件，所述至少一个金属化层包括第一部分和第二部分，所述第一部分覆盖所述基底的所述前表面的至少一部分，所述第二部分覆盖所述基底的所述侧面的至少一部分；以及多孔硅区域，被包括在所述基底中，并将所述金属化层的所述第二部分与所述基底的其余部分相分离。

【技术特征摘要】
2015.08.31 FR 15580671.一种表面贴装集成电路芯片，其特征在于，包括：基底，具有前表面和侧面；至少一个金属化层，被配置为将被焊接到外部器件，所述至少一个金属化层包括第一部分和第二部分，所述第一部分覆盖所述基底的所述前表面的至少一部分，所述第二部分覆盖所述基底的所述侧面的至少一部分；以及多孔硅区域，被包括在所述基底中，并将所述金属化层的所述第二部分与所述基底的其余部分相分离。2.根据权利要求1所述的芯片，其特征在于，所述至少一个金属化层的所述第二部分被布置在位于所述基底的侧面上的沟槽中。3.根据权利要求1所述的芯片，其特征在于，进一步包括：有源区，形成在所述基底的所述其余部分的内部和顶部上，并且包含电子电路；以及至少一个接触区域，连接到所述电子电路并且位于所述基底的所述前表面上，其中所述至少一个金属化层的所述第一部分连接到所述至少一...

【专利技术属性】
技术研发人员：O·奥里，
申请(专利权)人：意法半导体图尔公司，
类型：新型
国别省市：法国;FR