一种固态硬盘集成电路板及其控制电路制造技术

本实用新型专利技术涉及一种固态硬盘集成电路板及其控制电路，包括板体，所述板体的前端设有与板体合为一体的金手指，集成控制电路包括主控芯片、串行存储模块、特需功能调配模块、特需功能设定模块、SATA界面模块、资料存储空间模块、高功效电源供应IC模块一、高功效电源供应IC模块二、高功效电源供应IC模块三，串行存储模块、特需功能调配模块、特需功能设定模块、SATA界面模块、资料存储空间模块、高功效电源供应IC模块一、高功效电源供应IC模块二、高功效电源供应IC模块三分别与主控芯片相连。本实用新型专利技术采用了集成化的设计，缩小了固态硬盘的PCB电路板体积，提高了固态硬盘的读写性能。

【技术实现步骤摘要】

本技术涉及固态硬盘
，具体涉及一种固态硬盘集成电路板及其控制电路。
技术介绍
固态硬盘的核心就是内部的PCB电路板，PCB电路板设计制作的不合理，会直接影响到固态硬盘的正常使用性能，在使用时出现卡顿、读写速度慢和接触不良等现象，给使用者带来不便。现有的固态硬盘的PCB电路板由于内部结构设计不合理，板身的尺寸较大，无法做到集成化，使得固态硬盘的种类也受到了限制，性能也无法进一步提升。SATA接口的固态硬盘在SATA接口处安装有SATA接口支架，SATA接口是通过焊接的方式焊接在PCB电路板上，然后再将SATA接口支架安装在PCB电路板和固态硬盘壳体上，安装工艺复杂，耗时长，SATA接口支架本身尺寸较大，占据较大的空间尺寸，正常使用时，数据线插头直接插在SATA接口上，但是长期使用后，SATA接口支架容易被插坏，导致固态硬盘无法正常使用。
技术实现思路
为了解决现有技术中所存在的不足，本技术提出一种固态硬盘集成电路板及其控制电路。一种固态硬盘集成电路板，包括板体，所述板体的前端设有与板体合为一体的金手指。本技术采用了集成化的设计，极大的缩小了板体的尺寸，同时将金手指与板体设计成一体，取代了传统的SATA接口与SATA接口支架配合的方式，解决了SATA接口支架占据较大空间尺寸且安装使用较为麻烦的问题，采用本技术的金手指后，利用金手指直接借助外接的数据线实现与外接计算机设备的数据读写、传输与存储，在使用的过程中不会出现类似SATA接口支架容易被插坏的问题，延长了固态硬盘的使用寿命。所述板体的左侧后部、右侧后部对称设有侧V型卡槽，本技术设计侧V型卡槽，从而方便将板体固定在外接的固态硬盘外壳内。一种固态硬盘集成电路板的控制电路，包括主控芯片、串行存储模块、特需功能调配模块、特需功能设定模块、SATA界面模块、资料存储空间模块、高功效电源供应IC模块一、高功效电源供应IC模块二、高功效电源供应IC模块三，所述串行存储模块、特需功能调配模块、特需功能设定模块、SATA界面模块、资料存储空间模块、高功效电源供应IC模块一、高功效电源供应IC模块二、高功效电源供应IC模块三分别与主控芯片相连，所述SATA界面模块与高功效电源供应IC模块一相连，所述资料存储空间模块与高功效电源供应IC模块三相连。本技术的SATA界面模块可以连接上行数据信号，并输送至主控芯片中；串行存储模块能够实现对固态硬盘的兼容性问题进行处理；高功效电源供应IC模块一能够提供大电流给后端设备使用，高功效电源供应IC模块二、高功效电源供应IC模块三提供稳压电流供设备稳定运行。本技术通过主控芯片对各部件的控制，实现了固态硬盘的PCB电路板的集成，极大的缩小了固态硬盘的PCB电路板的尺寸，并进一步提升了固态硬盘的性能。所述资料存储空间模块包括存储芯片，所述主控芯片的F10脚串接有第四电阻后与资料存储空间模块的存储芯片的H3脚相连，所述主控芯片的F9脚串接有第五电阻后与资料存储空间模块的存储芯片的H4脚相连，所述主控芯片的G9脚串接有第六电阻后与资料存储空间模块的存储芯片的H5脚相连，所述主控芯片的H9脚串接有第八电阻后与资料存储空间模块的存储芯片的J2脚相连，所述主控芯片的G10脚与资料存储空间模块相连，所述主控芯片的H10脚串接有第三电阻后与资料存储空间模块的存储芯片的W5脚相连，所述主控芯片的H7脚与高功效电源供应IC模块三相连，所述主控芯片的H7脚串接有第十电阻后连接有3.3V电源接口，所述主控芯片的J8脚串接有第十一电阻后与3.3V电源接口相连，所述主控芯片的J10脚串接有第十二电阻后与资料存储空间模块的存储芯片的J3脚相连，所述主控芯片的J9脚串接有第十三电阻后与资料存储空间模块6的存储芯片的J4相连，所述主控芯片的G8脚串接有第十四电阻后与资料存储空间模块的存储芯片的J5脚相连，所述主控芯片的H8脚串接有第十五电阻后与资料存储空间模块的存储芯片的J6脚相连。所述主控芯片的D1脚、D2脚、B1脚、B2脚均与SATA界面模块相连，从而实现了上行数据信号的传输。所述主控芯片的E1脚、F1脚之间串接有第二十三电阻，所述主控芯片的E1脚、F1脚之间还串接有晶振，所述晶振的1脚与主控芯片的E1脚相连，所述晶振的3脚与主控芯片的F1脚相连，所述晶振的3脚与4脚之间串接有第二十七电容，所述晶振的1脚与2脚之间串接有第三十电容，所述晶振的2脚与4脚均接地。所述主控芯片的G1脚、D3脚、C3脚并接后连接有1V电源接口，所述主控芯片的G1脚、D3脚、C3脚并接后串接有组合电容一，所述组合电容一包括第二十五电容和第二十六电容，所述第二十五电容和第二十六电容并联后的一端与主控芯片的G1脚、D3脚、C3脚相连，所述第二十五电容和第二十六电容并联后的另一端接地。所述主控芯片的F2脚、G2脚并接后连接有3.3V电源接口，所述主控芯片的F2脚、G2脚并接后连接有组合电容二，所述组合电容二包括第二十三电容和第二十四电容，所述第二十三电容和第二十四电容并联后的一端与主控芯片的F2脚、G2脚相连，所述第二十三电容和第二十四电容并联后的另一端接地。所述主控芯片的F3脚、E2脚、E3脚、C2脚、C1脚、A1脚、D7脚、B10脚、K9脚、K3脚、J1脚、G4脚、G3脚、F7脚、F4脚、E5脚、E4脚、D6脚、C5脚、A2脚均接地。所述主控芯片的K6脚、H6脚、G6脚、J6脚均与串行存储模块相连。所述主控芯片的B9脚、C8脚、B8脚、A8脚、C7脚、B7脚均与特需功能设定模块相连，所述主控芯片的B8脚、A8脚、B7脚、J2脚均与特需功能调配模块相连，所述主控芯片的H5脚串接有第十六电容后接地，所述主控芯片的H5脚串接有第一电阻后与3.3V电源接口相连。所述主控芯片的J5脚接地，所述主控芯片的K2脚、F8脚并接后连接有组合电容三，所述组合电容三包括第五电容和第六电容，所述第五电容和第六电容并联后的一端与主控芯片的K2脚、F8脚相连，所述第五电容和第六电容并联后的另一端接地。所述主控芯片的J3脚串接有组合电容四，所述主控芯片的J3脚与3.3V电源接口相连，所述组合电容四包括第一电容和第二电容，所述第一电容和第二电
容并联后的一端与主控芯片的J3脚相连，所述第一电容和第二电容并联后的另一端接地。所述主控芯片的J4脚串接有组合电容五，所述主控芯片的J4脚与1V电源接口相连，所述组合电容五包括第三电容和第四电容，所述第三电容和第四电容并联后的一端与主控芯片的J4脚相连，所述第三电容和第四电容并联后的另一端接地。所述主控芯片的E7脚与3.3V电源接口相连，所述主控芯片的H4脚、H2脚、G7脚、D5脚并接后串接有组合电容六，所述主控芯片的H4脚、H2脚、G7脚、D5脚并接后与1V电源接口相连，所述组合电容六包括第七电容、第八电容、第九电容，所述第七电容、第八电容、第九电容并联后的一端与主控芯片的H4脚、H2脚、G7脚、D5脚相连，所述第七电容、第八电容、第九电容并联后的另一端接地。所述主控芯片的K8脚、K5脚、H1脚、D4脚、C6脚并接后串接有组合电容七，所述主控芯片的K8脚、K5脚、H1脚、D4脚、C6脚并接后与3.3V电源接口相连，所述组合电容七包括本文档来自技高网...

【技术保护点】
一种固态硬盘集成电路板，包括板体(10)，其特征在于：所述板体(10)的前端设有与板体(10)合为一体的金手指(11)。

【技术特征摘要】
1.一种固态硬盘集成电路板，包括板体(10)，其特征在于：所述板体(10)的前端设有与板体(10)合为一体的金手指(11)。2.根据权利要求1所述的一种固态硬盘集成电路板，其特征在于：所述板体(10)的左侧后部、右侧后部对称设有侧V型卡槽(10a)。3.根据权利要求1至2中任一项所述的一种固态硬盘集成电路板的控制电路，其特征在于：所述控制电路包括主控芯片(1)、串行存储模块(2)、特需功能调配模块(3)、特需功能设定模块(4)、SATA界面模块(5)、资料存储空间模块(6)、高功效电源供应IC模块一(7)、高功效电源供应IC模块二(8)、高功效电源供应IC模块三(9)，所述串行存储模块(2)、特需功能调配模块(3)、特需功能设定模块(4)、SATA界面模块(5)、资料存储空间模块(6)、高功效电源供应IC模块一(7)、高功效电源供应IC模块二(8)、高功效电源供应IC模块三(9)分别与主控芯片(1)相连，所述SATA界面模块(5)与高功效电源供应IC模块一(7)相连，所述资料存储空间模块(6)与高功效电源供应IC模块三(9)相连。4.根据权利要求3所述的一种固态硬盘集成电路板的控制电路，其特征在于：所述资料存储空间模块(6)包括存储芯片(U2)，所述主控芯片(1)的F10脚串接有第四电阻(R4)后与资料存储空间模块(6)的存储芯片(U2)的H3脚相连，所述主控芯片(1)的F9脚串接有第五电阻(R5)后与资料存储空间模块(6)的存储芯片(U2)的H4脚相连，所述主控芯片(1)的G9脚串接有第六电阻(R6)后与资料存储空间模块(6)的存储芯片(U2)的H5脚相连，所述主控芯片(1)的H9脚串接有第八电阻(R8)后与资料存储空间模块(6)的存储芯片(U2)的J2脚相连，所述主控芯片(1)的G10脚与资料存储空间模块(6)相连，所述主控芯片(1)的H10脚串接有第三电阻(R3)后与资料存储空间模块(6)的存储芯片(U2)的W5脚相连，所述主控芯片(1)的H7脚与高功效电源供应IC模块三(9)相连，所述主控芯片(1)的H7脚串接有第十电阻(R10)后连接有3.3V电源接口，所述主控芯片(1)的J8脚串接有第十一电阻(R11)后与3.3V电源接口相连，所述主控芯片(1)的J10脚串接有第十二电阻(R12)后与资料存储空间模块(6)的存储芯片(U2)的J3脚相连，所述主控芯片(1)
\t的J9脚串接有第十三电阻(R13)后与资料存储空间模块(6)的存储芯片(U2)的J4相连，所述主控芯片(1)的G8脚串接有第十四电阻(R14)后与资料存储空间模块(6)的存储芯片(U2)的J5脚相连，所述主控芯片(1)的H8脚串接有第十五电阻(R15)后与资料存储空间模块(6)的存储芯片(U2)的J6脚相连；所述资料存储空间模块(6)还包括第十七电容(C17)、第十八电容(C18)、第十九电容(C19)、第二十电容(C20)、第十六电阻(R16)、第二十一电容(C21)、第二十二电容(C22)、第十七电阻(R17)、第十八电阻(R18)，所述存储芯片(U2)的K2脚与第二十一电容(C21)串接后接地，所述存储芯片(U2)的U5脚与第十六电阻(R16)串联后接入到高功效电源供应IC模块三(9)上，所述存储芯片(U2)的U5脚与第二十二电容(C22)串接后接地，所述存储芯片(U2)的M7脚、P5脚、R10脚、U8脚、K4脚、Y2脚、Y5脚、AA4脚、AA6脚均接地，所述存储芯片(U2)的W6脚与第十八电阻(R18)串接后接入到主控芯片(1)的G10脚上，所述存储芯片(U2)的W5脚与第十七电阻(R17)相连后接入到高功效电源供应IC模块三(9)上，所述第十九电容(C19)、第二十电容(C20)并联后的一端分别与存储芯片(U2)的K6脚、W4脚、Y4脚、AA3脚、AA5脚相连，所述第十九电容(C19)、第二十电容(C20)并联后的另一端接地，所述存储芯片(U2)的K6脚、W4脚、Y4脚、AA3脚、AA5脚并接后接入到高功效电源供应IC模块三(9)上，所述第十七电容(C17)、第十八电容(C18)并接后的一端分别与存储芯片(U2)的M6脚、N5脚、T10脚、U9脚相连，所述第十七电容(C17)、第十八电容(C18)并接后的另一端接地，所述存储芯片(U2)的M6脚、N5脚、T10脚、U9脚并接后接入到高功效电源供应IC模块三(9)上；所述主控芯片(1)的D1脚、D2脚、B1脚、B2脚均与SATA界面模块(5)相连；所述主控芯片(1)的E1脚、F1脚之间串接有第二十三电阻(R23)，所述主控芯片(1)的E1脚、F1脚之间还串接有晶振，所述晶振的1脚与主控芯片(1)的E1脚相连，所述晶振的3脚与主控芯片(1)的F1脚相连，所述晶振的3脚与4脚之间串接有第二十七电容(C27)，所述晶振的1脚与2脚之间串接有第三十电容(C30)，所述晶振的2脚与4脚均接地；所述主控芯片(1)的G1脚、D3脚、C3脚并接后连接有1V电源接口，所述主控芯片(1)的G1脚、D3脚、C3脚并接后串接有组合电容一，所述组合电容一包括第二十五电容(C25)和第二十六电容(C26)，所述第二十五电容(C25)和第二十六电容(C26)并联后的一端与主控芯片(1)的G1脚、D3脚、C3脚相连，所述第二十五电容(C25)和第二十六电容(C26)并联后的另一端接地；所述主控芯片(1)的F2脚、G2脚并接后连接有3.3V电源接口，所述主控芯片(1)的F2脚、G2脚并接后连接有组合电容二，所述组合电容二包括第二十三电容(C23)和第二十四电容(C24)，所述第二十三电容(C23)和第二十四电容(C24)并联后的一端与主控芯片(1)的F2脚、G2脚相连，所述第二十三电容(C23)和第二十四电容(C24)并联后的另一端接地；所述主控芯片(1)的F3脚、E2脚、E3脚、C2脚、C1脚、A1脚、D7脚、B10脚、K9脚、K3脚、J1脚、G4脚、G3脚、F7脚、F4脚、E5脚、E4脚、D6脚、C5脚、A2脚均接地；所述主控芯片(1)的K6脚、H6脚、G6脚、J6脚均与串行存储模块(2)相连；所述主控芯片(1)的B9脚、C8脚、B8脚、A8脚、C7脚、B7脚均与特需功能设定模块(4)相连，所述主控芯片(1)的B8脚、A8脚、B7脚、J2脚均与特需功能调配模块(3)相连，所述主控芯片(1)的H5脚串接有第十六电容(C16)后接地，所述主控芯片(1)的H5脚串接有第一电阻(R1)后与3.3V电源接口相连；所述主控芯片(1)的J5脚接地，所述主控芯片(1)的K2脚、F8脚并接后连接有组合电容三，所述组合电容三包括第五电容(C5)和第六电容(C6)，所述第五电容(C5)和第六电容(C6)并联后的一端与主控芯片(1)的K2脚、F8脚相连，所述第五电容(C5)和第六电容(C6)并联后的另一端接地；所述主控芯片(1)的J3脚串接有组合电容四，所述主控芯片(1)的J3脚与3.3V电源接口相连，所述组合电容四包括第一电容(C1)和第二电容(C2)，所述第一电容(C1)和第二电容(C2)并联后的一端与主控芯片(1)的J3脚相连，所述第一电容(C1)和第二电容(C2)并联后的另一端接地；所述主控芯片(1)的J4脚串接有组合电容五，所述主控芯片(1)的J4脚
\t与1V电源接口相连，所述组合电容五包括第三电容(C3)和第四电容(C4)，所述第三电容(C3)和第四电容(C4)并联后的一端与主控芯片(1)的J4脚相连，所述第三电容(C3)和第四电容(C4)并联后的另一端接地；所述主控芯片(1)的E7脚与3.3V电源接口相连，所述主控芯片(1)的H4脚、H2脚、G7脚、D5脚并接后串接有组合电容六，所述主控芯片(1)的H4脚、H2脚、G7脚、D5脚并接后与1V电源接口相连，所述组合电容六包括第七电容(C7)、第八电容(C8)、第九电容(C9)，所述第七电容(C7)、第八电容(C8)、第九电容(C9)并联后的一端与主控芯片(1)的H4脚、H2脚、G7脚、D5脚相连，所述第七电容(C7)、第八电容(C8)、第九电容(C9)并联后的另一端接地；所述主控芯片(1)的K8脚、K5脚、...

【专利技术属性】
技术研发人员：刘辉，
申请(专利权)人：芜湖金胜电子科技股份有限公司，
类型：新型
国别省市：安徽;34