数据读取方法、存储器控制电路单元与存储器存储装置制造方法及图纸

本发明专利技术提供一种数据读取方法、存储器控制电路单元与存储器存储装置。本发明专利技术的数据读取方法，包括从主机系统接收读取指令；根据读取指令发送第一读取指令序列以从可复写式非易失性存储器模块的多个存储单元中获取第一数据串；对第一数据串执行错误校正译码程序以产生已译码第一数据串；以及，若已译码第一数据串中存有错误位，发送第二读取指令序列以从此些存储单元中获取第二数据串，对已译码第一数据串与第二数据串进行逻辑运算以获得调整数据串，依据调整数据串调整已译码第一数据串以获得已调整第一数据串，并且对已调整第一数据串再次执行错误校正译码程序而将译码后所获得的数据串作为已译码第一数据串。本发明专利技术可提供数据读取正确性。

【技术实现步骤摘要】

本专利技术是有关于一种数据读取方法，尤其涉及一种数据读取方法、存储器控制电路单元与存储器存储装置。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内置于上述所举例的各种便携式多媒体装置中。一般来说，写入至可复写式非易失性存储器模块的数据都会根据一个错误更正码来编码，并且从可复写式非易失性存储器模块中所读取的数据也会经过对应的程序来译码。然而，错误更正码的更正能力有其上限。例如，若使用涡轮码算法或是低密度奇偶检查校正码算法通过迭代方式来实施错误更正码，随着迭代译码的次数增加至一定次数后，在后续的迭代译码过程中会出现错误位数目不随着迭代次数的增加而减少的现象。此现象也称为错误饱和(error floor)。基此，如何能够对所读取的数据顺利地进行译码，以获取原始数据是本领域技术人员所致力的目标。
技术实现思路
本专利技术提供一种数据读取方法、存储器控制电路单元与存储器存储装置，可以减少错误饱和的发生并且增加数据读取的正确性。本专利技术的一实施例提供一种用于数据读取方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个存储单元；所述数据读取方法包括从主机系统接收读取指令，其中所述读取指令指示从该些存储单元中的多个第一存储单元读取数据；发送第一读取指令序列以从该
些第一存储单元中获取第一数据串；以及对所述第一数据串执行错误校正译码程序以产生已译码第一数据串；所述数据读取方法还包括若所述已译码第一数据串中已无错误位，将所述已译码第一数据串作为已校正数据传送给所述主机系统以响应所述读取指令；以及，若所述已译码第一数据串中存有错误位，发送第二读取指令序列以从该些第一存储单元中获取第二数据串，对所述已译码第一数据串与第二数据串进行逻辑运算以获得调整数据串，依据所述调整数据串调整已译码第一数据串以获得已调整第一数据串，并且对所述已调整第一数据串再次执行所述错误校正译码程序而将译码后所获得的数据串作为所述已译码第一数据串。在本专利技术的一实施例中，其中上述发送所述第一读取指令序列以从该些第一存储单元中获取所述第一数据串的步骤包括依据所述第一读取指令序列使用第一读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第一数据串；此外，上述发送所述第二读取指令序列以从该些第一存储单元中获取所述第二数据串的步骤包括依据所述第二读取指令序列使用第二读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第二数据串，其中所述第二读取电压的电压值不等于所述第一读取电压的电压值。在本专利技术的一实施例中，上述发送所述第一读取指令序列以从该些第一存储单元中获取所述第一数据串的步骤包括：依据所述第一读取指令序列使用一第一读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第一数据串；其中上述发送所述第二读取指令序列以从该些第一存储单元中获取所述第二数据串的步骤包括：依据所述第二读取指令序列使用一第二读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第二数据串，其中所述第二读取电压的电压值不等于所述第一读取电压的电压值。在本专利技术的一实施例中，其中将所述第一数据串与所述第二数据串进行所述逻辑运算以获得所述调整数据串的步骤包括对所述第一数据串与所述第二数据串进行互斥运算以产生所述调整数据串。在本专利技术的一实施例中，其中上述依据所述调整数据串调整所述已译码第一数据串以获得所述已调整第一数据串的步骤包括识别所述已译码第一数据串之中多个无法识别数据与对应该些无法识别数据的多个无法识别数据地址，并且使用所述调整数据串中对应该些无法识别数据地址的数据对所述已
译码第一数据串中的该些无法识别数据进行互斥运算来调整所述已译码第一数据串以获得所述已调整第一数据串。在本专利技术的一实施例中，所述的数据读取方法还包括记录对所述已调整第一数据串执行所述错误校正译码程序的次数；以及，若所述次数大于预定次数时，传送错误信息至所述主机系统。在本专利技术的一实施例中，其中对所述第一数据串执行所述错误校正译码程序以产生所述已译码第一数据串的步骤包括使用区块涡轮码算法来执行所述错误校正译码程序。在本专利技术的一实施例中，其中使用所述区块涡轮码算法来执行所述错误校正译码程序的步骤包括通过迭代方式对所述第一数据串使用博斯-乔赫里-霍克算法或低密度奇偶检查校正码算法作为辅助译码算法以获得对应所述第一数据串的最终译码结果；以及，将所述最终译码结果作为所述已译码第一数据串。本专利技术的一实施例提供一种存储器控制电路单元，用于控制可复写式非易失性存储器模块；所述存储器控制电路单元包括主机接口、存储器接口与存储器管理电路；所述主机接口用以电性连接至主机系统；所述存储器接口用以电性连接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个存储单元；所述存储器管理电路电性连接至所述主机接口与所述存储器接口；所述存储器管理电路用以从所述主机系统接收读取指令，其中所述读取指令指示从该些存储单元中的多个第一存储单元读取数据；所述存储器管理电路还用以发送第一读取指令序列以从该些第一存储单元中获取第一数据串，并且对所述第一数据串执行错误校正译码程序以产生已译码第一数据串；若所述已译码第一数据串中已无错误位，存储器管理电路还用以将所述已译码第一数据串作为已校正数据传送给所述主机系统以响应所述读取指令；若已译码第一数据串中存有错误位，所述存储器管理电路还用以发送第二读取指令序列以从该些第一存储单元中获取第二数据串，对所述已译码第一数据串与所述第二数据串进行逻辑运算以获得调整数据串，依据所述调整数据串调整所述已译码第一数据串以获得已调整第一数据串，并且对所述已调整第一数据串再次执行所述错误校正译码程序而将译码后所获得的数据串作为所述已译码第一数据串。在本专利技术的一实施例中，在所述存储器管理电路还用以发送第一读取指令序列以从此些第一存储单元中获取所述第一数据串的运作中，所述存储器管理电路依据所述第一读取指令序列使用第一读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第一数据串；其中所述存储器管理电路还用以发送所述第二读取指令序列以从该些第一存储单元中获取所述第二数据串的运作中，所述存储器管理电路依据所述第二读取指令序列使用第二读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第二数据串，其中所述第二读取电压的电压值不等于所述第一读取电压的电压值。在本专利技术的一实施例中，在所述存储器管理电路将所述已译码第一数据串与所述第二数据串进行所述逻辑运算以获得所述调整数据串的运作中，所述存储器管理电路对所述已译码第一数据串与第二数据串进行互斥运算以产生所述调整数据串。在本专利技术的一实施例中，在所述存储器管理电路依据所述调整数据串调整所述已译码第一数据串以获得所述已调整第一数据串的运作中，所述存储器管理电路识别所述已译码第一数据串之中的多个无法识别数据与对应该些无法识别数据的多个无法识别数据地址，并且通过使用所述调整数据串中对应该些无法识别数据地址的数据对所述已译码第一数据串中的该些无法识别本文档来自技高网...

【技术保护点】
一种数据读取方法，用于一可复写式非易失性存储器模块，其特征在于，所述可复写式非易失性存储器模块包括多个存储单元，所述数据读取方法包括：从一主机系统接收一读取指令，其中所述读取指令指示从该些存储单元中的多个第一存储单元读取一数据；发送一第一读取指令序列以从该些第一存储单元中获取一第一数据串；对所述第一数据串执行一错误校正译码程序以产生一已译码第一数据串；若所述已译码第一数据串中已无错误位，将所述已译码第一数据串作为一已校正数据传送给所述主机系统以响应所述读取指令；以及若所述已译码第一数据串中存有错误位，发送一第二读取指令序列以从该些第一存储单元中获取一第二数据串，对所述已译码第一数据串与所述第二数据串进行一逻辑运算以获得一调整数据串，依据所述调整数据串调整所述已译码第一数据串以获得一已调整第一数据串，并且对所述已调整第一数据串再次执行所述错误校正译码程序而将译码后所获得的数据串作为所述已译码第一数据串。

【技术特征摘要】
1.一种数据读取方法，用于一可复写式非易失性存储器模块，其特征在于，所述可复写式非易失性存储器模块包括多个存储单元，所述数据读取方法包括：从一主机系统接收一读取指令，其中所述读取指令指示从该些存储单元中的多个第一存储单元读取一数据；发送一第一读取指令序列以从该些第一存储单元中获取一第一数据串；对所述第一数据串执行一错误校正译码程序以产生一已译码第一数据串；若所述已译码第一数据串中已无错误位，将所述已译码第一数据串作为一已校正数据传送给所述主机系统以响应所述读取指令；以及若所述已译码第一数据串中存有错误位，发送一第二读取指令序列以从该些第一存储单元中获取一第二数据串，对所述已译码第一数据串与所述第二数据串进行一逻辑运算以获得一调整数据串，依据所述调整数据串调整所述已译码第一数据串以获得一已调整第一数据串，并且对所述已调整第一数据串再次执行所述错误校正译码程序而将译码后所获得的数据串作为所述已译码第一数据串。2.根据权利要求1所述的数据读取方法，其特征在于，所述发送所述第一读取指令序列以从该些第一存储单元中获取所述第一数据串的步骤包括：依据所述第一读取指令序列使用一第一读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第一数据串，其中上述发送所述第二读取指令序列以从该些第一存储单元中获取所述第二数据串的步骤包括：依据所述第二读取指令序列使用一第二读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第二数据串，其中所述第二读取电压的电压值不等于所述第一读取电压的电压值。3.根据权利要求1所述的数据读取方法，其特征在于，将所述已译码第一数据串与所述第二数据串进行所述逻辑运算以获得所述调整数据串的步骤包括：对所述已译码第一数据串与所述第二数据串进行一互斥运算以产生所述
\t调整数据串。4.根据权利要求1所述的数据读取方法，其特征在于，上述依据所述调整数据串调整所述已译码第一数据串以获得所述已调整第一数据串的步骤包括：识别所述已译码第一数据串之中多个无法识别数据与对应该些无法识别数据的多个无法识别数据地址；以及使用所述调整数据串中对应该些无法识别数据地址的数据对所述已译码第一数据串中的该些无法识别数据进行一互斥运算来调整所述已译码第一数据串以获得所述已调整第一数据串。5.根据权利要求1所述的数据读取方法，其特征在于，所述方法还包括：记录对所述已调整第一数据串执行所述错误校正译码程序的一次数；以及若所述次数大于一预定次数时，传送一错误信息至所述主机系统。6.根据权利要求1所述的数据读取方法，其特征在乎，对所述第一数据串执行所述错误校正译码程序以产生所述已译码第一数据串的步骤包括：使用一区块涡轮码算法来执行所述错误校正译码程序。7.根据权利要求6所述的数据读取方法，其特征在于，使用所述区块涡轮码算法来执行所述错误校正译码程序的步骤包括：通过一迭代方式对所述第一数据串使用一博斯-乔赫里-霍克码算法或一低密度奇偶检查校正码算法作为一辅助译码算法以获得对应所述第一数据串的一最终译码结果；以及将所述最终译码结果作为所述已译码第一数据串。8.一种存储器控制电路单元，用于控制一可复写式非易失性存储器模块，其特征在于，所述存储器控制电路单元包括：一主机接口，用以电性连接至一主机系统；一存储器接口，用以电性连接至所述可复写所述非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个存储单元；以及一存储器管理电路，电性连接至所述主机接口与所述存储器接口，其中所述存储器管理电路用以从所述主机系统接收一读取指令，其中所述读取指令指示从该些存储单元中的多个第一存储单元读取一数据，其中所述存储器管理电路还用以发送一第一读取指令序列以从该些第一存储单元中获取一第一数据串，其中所述存储器管理电路还用以对所述第一数据串执行一错误校正译码程序以产生一已译码第一数据串，其中若所述已译码第一数据串中已无错误位，该存储器管理电路还用以将所述已译码第一数据串作为一已校正数据传送给所述主机系统以响应所述读取指令，其中若所述已译码第一数据串中存有错误位，所述存储器管理电路还用以发送一第二读取指令序列以从该些第一存储单元中获取一第二数据串，对所述已译码第一数据串与所述第二数据串进行一逻辑运算以获得一调整数据串，依据所述调整数据串调整所述已译码第一数据串以获得一已调整第一数据串，并且对所述已调整第一数据串再次执行所述错误校正译码程序而将译码后所获得的数据串作为所述已译码第一数据串。9.根据权利要求8所述的存储器控制电路单元，其特征在于，在所述存储器管理电路还用以发送所述第一读取指令序列以从该些第一存储单元中获取所述第一数据串的运作中，所述存储器管理电路依据所述第一读取指令序列使用一第一读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第一数据串，其中在上述所述存储器管理电路还用以发送所述第二读取指令序列以从该些第一存储单元中获取所述第二数据串的运作中，所述存储器管理电路依据所述第二读取指令序列使用一第二读取电压读取该些第一存储单元以从该些第一存储单元中获取所述第二数据串，其中所述第二读取电压的电压值不等于所述第一读取电压的电压值。10.根据权利要求8所述的存储器控制电路单元，其特征在于，在所述存储器管理电路将所述已译码第一数据串与所述第二数据串进行所述逻辑运算以获得所述调整数据串的运作中，所述存储器管理电路对所述已译码第一数据串与所述第二数据串进行一互斥运算...

【专利技术属性】
技术研发人员：林纬，王天庆，赖国欣，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71