用于制造半导体器件的方法技术

本申请涉及用于制造半导体器件的方法。制造半导体器件同时保持其互连之间的短路裕度。其方法包括以下步骤：当使用多层抗蚀剂在层间介电质中制作互连沟槽时，使用至少包括CF4气体、C2H2F4气体和O2气体作为其组成的混合气体来执行干法蚀刻以形成该多层抗蚀剂。

【技术实现步骤摘要】
相关申请的交叉参考在此通过参考并入2015年3月20日提交的日本专利申请第2015-058032号的全部公开内容，包括说明书、附图和摘要。
本专利技术涉及用于制造半导体器件的方法，具体地涉及用于使用多层抗蚀剂制造半导体器件的方法。
技术介绍
在用于制造诸如先进的微计算机的半导体产品、先进的SOC(片上系统)产品或者高功能液晶驱动器的工艺中，使用了利用ArF准分子激光的ArF光刻或者其中将互连层形成为埋入绝缘膜的镶嵌工艺。当在镶嵌工艺中在绝缘膜中制作沟槽(互连沟槽)时，使用以下部件作为蚀刻掩膜：通过将光刻胶膜、无机薄膜(诸如底部抗反射(BARC底部抗反射涂层)膜和SOG(旋涂玻璃)膜)和有机膜(诸如TEOS(正硅酸四乙酯)膜)中的一些相互堆叠而得到的多层抗蚀剂。在使用这种多层抗蚀剂的工艺中，期望的互连图案通过ArF光刻被转印到光刻胶膜上作为最上部的层，然后光刻胶膜被用作蚀刻掩膜来顺序蚀刻BARC膜、SOG膜和TEOS膜。最后，位于多层抗蚀剂下方的绝缘膜被蚀刻以在绝缘膜中制作互连沟槽(沟槽)。作为本
的
技术介绍
，已知在日本未审查专利申请公开第2001-274141号中公开的技术。日本未审查专利申请公开第2001-274141号公开了一种用于制造半导体器件的方法，包括利用CHF3、CO和CF4的混合气体蚀刻由基于硅的材料制成的绝缘膜的步
骤。日本未审查专利申请公开第2005-311350号和日本未审查专利申请公开第2007-3354450号均公开了用于使用多层抗蚀剂制造半导体器件的方法。日本未审查专利申请公开第2011-119310号公开了一种利用包含CHF2COF的蚀刻气体蚀刻由半导体、介电材料或金属制成的薄膜的方法。日本未审查专利申请公开第2013-30531号公开了一种包含CaFbHc的干法蚀刻剂，其中a、b和c均表示正整数并满足关系2≤a≤5、c<b≥1、2a+2>b+c和b≤a+c，假设a为3、b为4且c为2的情况被排除在外。如上所述，当使用包括SOG膜和TEOS膜的多层抗蚀剂时，使用包括CF4气体的蚀刻气体来蚀刻SOG膜和TEOS膜。因此，容易在SOG膜和TEOS膜中发生侧面蚀刻，使得所得到的半导体产品在其互连件之间的短路裕度方面下降。结果，在制造这种半导体产品的工艺中，产品的产量和可靠性降低。本专利技术的其他问题以及新颖特征将根据说明书和附图的描述而变得明显。
技术实现思路
本专利技术的一个方面是一种用于制造半导体器件的方法，包括以下步骤：当使用多层抗蚀剂在层间介电质中制作互连沟槽时，使用至少包括CF4气体、C3H2F4气体和O2气体作为其组成的混合气体来执行干法蚀刻以形成该多层抗蚀剂。这一方面使得在制造半导体产品的工艺中，可以限制降低产品的产量和可靠性，具体地，制造性能较高的半导体器件同时在它们的互连件之间均保持短路裕度。附图说明图1A是示出用于制造半导体器件的工艺中的工件的部分截面图。图1B是示出通过在该工艺中蚀刻图1A中的工件而得到的工件的部分截面图。图2A是示出在根据本专利技术实施例的用于制造半导体器件的工艺步骤中的工件的部分截面图。图2B是示出通过在该工艺中蚀刻图2A中的工件而得到的工件的部分截面图。图3A是示出在工艺的后续步骤中的工件的部分截面图。图3B是示出通过在该工艺中蚀刻图3A中的工件而得到的工件的部分截面图。图4A是示出根据本专利技术实施例的半导体制造工艺中的步骤的部分截面图。图4B是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图4C是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图4D是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图4E是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图4F是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图4G是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图5A是示出根据本专利技术的另一实施例的半导体制造工艺中的步骤的部分截面图。图5B是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图5C是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图5D是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图5E是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图5F是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图5G是示出在该工艺中上面刚刚描述的步骤之后的步骤的部分截面图。图6A是示意性示出干法蚀刻中的抗蚀剂表面的反应的示图。图6B是示意性示出另一干法蚀刻中的抗蚀剂表面的反应的示图。图7是示意性示出干法蚀刻装置的示图。图8是示出用于制造半导体器件的工艺的概况的流程图。图9是示出半导体器件制造工艺的先前工艺的概况的流程图。具体实施方式以下，将参照附图描述本专利技术的实例。在各个附图之间，相同的参考标号附于相同的组成或部件。关于相同的组成或部件，将省略详细的重复描述。第一实施例参照图1A和图1B，进行用于使用多层抗蚀剂在单个镶嵌工艺中制造沟槽(互连沟槽)的方法的描述。图1A示出了均形成在半导体晶圆的表面上方的底部抗反射膜(BARC膜)和中间层(TEOS膜)在它们被蚀刻之前的状态，以及图1B示出了底部抗反射膜(BARC膜)和中间层(TEOS膜)在蚀刻之后的状态。如图1A所示，在蚀刻之前，氧化硅膜1形成在半导体晶圆的表面(主表面)上。包括钨插塞2的钨插塞以及未示出的下层互连件形
成在膜1的部分中。阻挡膜(SiCN膜)3形成在氧化硅膜1上作为绝缘膜。当制造每个沟槽(互连沟槽)时，阻挡膜(SiCN膜)3用作蚀刻停止膜。在阻挡膜(SiCN膜)3上，例如，氧化硅膜4被形成为绝缘膜，其是其中将制作沟槽(互连沟槽)的被加工膜。多层抗蚀剂形成在氧化硅膜4上。该多层抗蚀剂由四层制成，其中从该抗蚀剂的底部开始，顺序配置以下层：下层抗蚀剂膜5、上面提及的中间层(TEOS膜)(其是氧化硅膜6)、上面提及的底部抗反射膜(其是当图1A所示的工件被曝光时用作抗反射膜的BARC膜7)以及光刻胶膜8。氧化硅膜(TEOS)膜6是绝缘膜的实例。绝缘膜可以是不同材料的膜。光刻胶膜8是使用ArF激光器通过ArF曝光而感光的ArF抗蚀剂。在光刻胶膜8中，使用ArF曝光装置，通过光刻形成例如用于半导体器件的互连图案或电路图案的预定图案。如在图1A所示的堆叠膜结构中实现的那样，在将多层抗蚀剂用作掩膜来加工的单镶嵌沟槽(互连沟槽)中，BARC膜7、用作中间膜的TEOS膜6和下层抗蚀剂膜5分别被利用四氟化碳(CH4)气体、氩和四氟化碳(CF4)的混合气体以及氮(N2)和氧(O2)的混合气体来顺序蚀刻。此后，其中制作沟槽(互连沟槽)的氧化硅膜4利用氩(Ar)和四氟化碳(CF4)的混合气体来蚀刻。此后，工件经受氧(O2)气的灰化，并且阻挡膜(SiCN膜)3利用氩(Ar)、四氟化碳(CF4)气体和氧气(O2)的混合气体进行蚀刻以终止蚀刻。作为用于蚀刻的装置，使用图7所示的干法蚀刻装置，其是将降低双频的平行板型。图7所示的干法蚀刻装置的下电极22用作晶圆台，并且半导体晶圆26被放置在其上。上电极23被配置为与上电极22平行，以在这些电极22和23之间具有预定的间隔。高频电源A24电耦合至本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括以下步骤：(a)在半导体晶圆的主表面上方形成被加工膜；(b)在所述被加工膜上方形成第一抗蚀剂膜，以覆盖所述被加工膜；(c)在所述第一抗蚀剂膜上方形成第一绝缘膜以覆盖所述第一抗蚀剂膜；(d)在所述第一绝缘膜上方形成第二抗蚀剂膜以覆盖所述第一绝缘膜；(e)通过光刻将预定图案转印至所述第二抗蚀剂膜；以及(f)使用至少包括CF4气体、C3H2F4气体和O2气体作为其组成的混合气体，在所述步骤(e)之后向所述第一绝缘膜施加第一干法蚀刻处理。

【技术特征摘要】
2015.03.20 JP 2015-0580321.一种用于制造半导体器件的方法，包括以下步骤：(a)在半导体晶圆的主表面上方形成被加工膜；(b)在所述被加工膜上方形成第一抗蚀剂膜，以覆盖所述被加工膜；(c)在所述第一抗蚀剂膜上方形成第一绝缘膜以覆盖所述第一抗蚀剂膜；(d)在所述第一绝缘膜上方形成第二抗蚀剂膜以覆盖所述第一绝缘膜；(e)通过光刻将预定图案转印至所述第二抗蚀剂膜；以及(f)使用至少包括CF4气体、C3H2F4气体和O2气体作为其组成的混合气体，在所述步骤(e)之后向所述第一绝缘膜施加第一干法蚀刻处理。2.根据权利要求1所述的用于制造半导体器件的方法，其中，关于所述步骤(f)中的用于所述第一干法蚀刻处理的所述混合气体，CF4的流量>C3H2F4气体的流量。3.根据权利要求1所述的用于制造半导体器件的方法，其中，所述第一绝缘膜是氧化硅膜，并且其中，关于所述步骤(f)中的用于所述第一干法蚀刻处理的所述混合气体，CF4的流量>C3H2F4气体的流量。4.根据权利要求1所述的用于制造半导体器件的方法，其中，所述步骤(f)中的用于所述第一干法蚀刻处理的所述混合气体还包括Ar气体。5.根据权利要求1所述的用于制造半导体器件的方法，其中，在所述步骤(e)中，所述光刻是使用ArF激光器的ArF曝光，并且其中，所述第二抗蚀剂膜是ArF抗蚀剂膜。6.根据权利要求1所述的用于制造半导体器件的方法，还包括
\t以下步骤：(g)在所述步骤(f)之后去除所述第二抗蚀剂膜；(g)在所述步骤(g)之后，将所述第一绝缘膜用作掩膜，以加工所述第一抗蚀剂膜，以及(i)在所述步骤(h)之后，将所述第一抗蚀剂膜用作掩膜来向所述被...

【专利技术属性】
技术研发人员：堀越孝太郎，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP