功率开关元件制造技术

本发明专利技术提供一种功率开关元件，包括晶体管和静电放电保护电路；所述晶体管包括源极、漏极与栅极，其中源极与漏极之间具有井区；而静电放电保护电路的一端耦接至栅极，另一端耦接至井区，以在栅极与源极之间以及在栅极与漏极之间同时形成保护电路。

【技术实现步骤摘要】

本专利技术是有关于一种功率半导体元件，且特别是有关于一种具有静电放电保护电路(ESD protective circuit)的功率开关元件。
技术介绍
功率开关元件有沟槽式(Trench)功率元件与平面式功率元件，由于沟槽式功率元件能获得较大的通道(Channel)宽度，并能藉此大幅降低通道阻抗，所以目前沟槽式功率开关元件较受到瞩目。请参照图1，图1是现有的一种功率开关元件的电路图，图左是N型金属氧化物半导体(N-Mental-Oxide-Semiconductor，简称NMOS)的等效电路、图右是P型金属氧化物半导体(P-Mental-Oxide-Semiconductor，简称PMOS)的等效电路。功率开关元件10包括栅极G、源极S与漏极D。其中，为避免静电放电(ESD)破坏栅氧化层，可在其中设置ESD保护电路。目前常见的功率开关元件是采用平面式或沟槽式晶体管的形式，其源极与漏极分别位于晶片的两面，由于搭配晶面的栅极。所以ESD保护电路一般是设置在源极所在的晶面之上，而ESD保护电路的线路在连接上是分别耦接至栅极与源极。因此，在图1中的ESD保护电路仅能设置在栅极G与源极S之间。但是，对于位于晶背的漏极，若要连接ESD保护电路，则需将ESD保护元件以较为复杂的处理连接至晶背的漏极，且仅针对其中之一作ESD保护。
技术实现思路
本专利技术提供一种功率开关元件，具有能同时对栅极/源极以及栅极/漏极之间形成ESD保护电路。本专利技术的功率开关元件，包括晶体管和静电放电保护电路；晶体管包括源极、漏极与栅极，其中源极与漏极之间具有井区；而静电放电保护电路的一端耦接至上述栅极，另一端耦接至上述井区，以在栅极与源极之间形成保
护电路并且在栅极与漏极之间形成保护电路。在本专利技术的一实施例中，上述静电放电保护电路包括电阻(resistor)、二极管(diode)、双载子元件(Bipolar)或硅控整流器元件(SCR)。在本专利技术的一实施例中，上述功率开关元件还包括一边缘终端区(edge terminal area)，围绕晶体管。在本专利技术的一实施例中，上述静电放电保护电路是设置于晶体管与边缘终端区之间。在本专利技术的一实施例中，上述源极可与井区耦接、或者源极与井区不耦接。在本专利技术的一实施例中，上述晶体管包括平面式或沟槽式晶体管。本专利技术另提供一种功率开关元件，无须通过复杂处理即可同时对栅极/源极以及栅极/漏极之间进行ESD保护。本专利技术的另一功率开关元件，包括基体、栅极和静电放电保护元件；基体包括第一掺杂区、第二掺杂区与第三掺杂区，其中第一掺杂区构成漏极、第二掺杂区构成源极、位于第一掺杂区与第二掺杂区之间的第三掺杂区构成井区。而源极是位于栅极两侧，其中栅极包括栅极导体与介于栅极导体与基体之间的栅极绝缘层。静电放电保护元件则是位于基体上，其一端耦接至栅极、另一端耦接至井区，以在栅极与源极之间以及在栅极与漏极之间同时形成保护电路。在本专利技术的另一实施例中，上述的静电放电保护元件包括电阻(resistor)、二极管(diode)、双载子元件(Bipolar)或硅控整流器元件(SCR)。在本专利技术的另一实施例中，上述功率开关元件还包括边缘终端区围绕着上述井区。在本专利技术的另一实施例中，上述静电放电保护元件设置于上述井区与边缘终端区之间。在本专利技术的另一实施例中，上述功率开关元件还包括源极金属结构，电性连接上述源极。在本专利技术的另一实施例中，上述源极金属结构还可贯穿源极并与井区电性连接。在本专利技术的另一实施例中，栅极包括平面式栅极或沟槽式栅极。在本专利技术的另一实施例中，上述沟槽式栅极是位于贯穿第二与第三掺杂区并与第一掺杂区接触的沟槽内，而上述栅极绝缘层是介于栅极导体与上述沟槽之间。基于上述，本专利技术的静电放电保护电路因为是从栅极连接至源极与漏极之间的井区，因此在静电放电时，可通过此一静电放电保护电路到达井区，再向源极和/或漏极释放。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是现有的一种功率开关元件的电路图；图2是依照本专利技术的第一实施例的一种功率开关元件的电路图；图3是依照本专利技术的第二实施例的一种功率开关元件的结构示意图；图4是图3的功率开关元件的又一变形例的结构示意图；图5是图4的功率开关元件的电路图；图6是图3的功率开关元件的再一变形例的结构示意图。附图标记说明：10、20、50：功率开关元件；300、302、304：掺杂区；306：静电放电保护元件；308：井区导体结构；310a、310b、600a：栅极导体；312a：绝缘层；312b、600b：栅极绝缘层；314：源极金属结构；316：栅极金属结构；318：切断部位；320：介电层；400：导电插塞；D：漏极；G：栅极；S：源极。具体实施方式图2是依照本专利技术的第一实施例的一种功率开关元件的电路图，图左是NMOS的等效电路、图右是PMOS的等效电路。请参照图2，第一实施例的功率开关元件20包括晶体管和静电放电(ESD)保护电路。晶体管包括源极S、漏极D与栅极G，其中源极S与漏极D之间具有井区。而静电放电保护电路的一端耦接至栅极G，另一端耦接至井区，以在栅极G与源极S之间形成保护电路并且在栅极G与漏极D之间形成保护电路。此时源极S与井区不耦接。仔细一点来说，若栅极G与源极S之间发生静电放电时，静电可通过ESD保护电路到达井区，再向源极S释放；而若栅极G与漏极D发生静电放电时，静电同样可以通过ESD保护电路到达井区，再向漏极D释放。因此，本实施例的ESD保护电路能同时对栅极/源极和栅极/漏极的栅极绝缘层做ESD保护。在本实施例中，静电放电保护电路例如电阻(resistor)、二极管(diode)、双载子元件(Bipolar)、硅控整流器元件(SCR)或其他具有ESD保护功能的结构或元件。至于本实施例的晶体管可以是平面式晶体管或者沟槽式晶体管。此外，功率开关元件20一般还包括边缘终端区，围绕晶体管。而上述静电放电保护电路可设置于晶体管与边缘终端区之间。图3是依照本专利技术的第二实施例的一种功率开关元件的结构示意图。请参照图3，第二实施例的功率开关元件实际上反映了上一实施例的电路，其包括由第一掺杂区300、第二掺杂区302与第三掺杂区304所构成的基体、静电放电保护元件306和栅极。其中，第一掺杂区300作为漏极、第二掺杂区302作为源极、位于第一掺杂区300与第二掺杂区302之间的第三掺杂区304作为井区。而栅极例如是沟槽式栅极，其例如具有栅极导体310b与介于栅极导体310b与沟槽之间的栅极绝缘层312b，其中上述沟槽贯穿第二掺杂区302与第三掺杂区304并与第一掺杂区300接触。静电放电保护元件306则是位于基体上(即与第二掺杂区302位于同一表面)，且静电放电保护元件306的一端可通过井区导体结构308耦接至第三掺杂区304(井区)，静电放电保护元件306的另一端可通过栅极导体310a耦接至栅极导体310b，其中
栅极导体310a与第一掺杂区300(漏极)之间有绝缘层312a隔离，而栅极导体310a与310b譬如是多晶硅或金属所构成的结构，当然本专利技术并不限于此。通过图3的结构，可在沟槽式栅极与源极之间以及在沟槽式栅极与本文档来自技高网...

【技术保护点】
一种功率开关元件，其特征在于，包括：晶体管，包括源极、漏极与栅极，其中该源极与该漏极之间具有井区；以及静电放电保护电路，其一端耦接至该栅极，另一端耦接至该井区，以在该栅极与该源极之间以及在该栅极与该漏极之间同时形成保护电路。

【技术特征摘要】
2014.12.30 TW 1031462571.一种功率开关元件，其特征在于，包括：晶体管，包括源极、漏极与栅极，其中该源极与该漏极之间具有井区；以及静电放电保护电路，其一端耦接至该栅极，另一端耦接至该井区，以在该栅极与该源极之间以及在该栅极与该漏极之间同时形成保护电路。2.根据权利要求1所述的功率开关元件，其特征在于，该静电放电保护电路包括电阻、二极管、双载子元件或硅控整流器元件。3.根据权利要求1所述的功率开关元件，其特征在于，还包括一边缘终端区，围绕该晶体管。4.根据权利要求3所述的功率开关元件，其特征在于，该静电放电保护电路设置于该晶体管与该边缘终端区之间。5.根据权利要求1所述的功率开关元件，其特征在于，该源极与该井区耦接。6.根据权利要求1所述的功率开关元件，其特征在于，该源极与该井区不耦接。7.根据权利要求1所述的功率开关元件，其特征在于，该晶体管包括平面式晶体管或沟槽式晶体管。8.一种功率开关元件，其特征在于，包括：基体，包括第一掺杂区、第二掺杂区与第三掺杂区，其中该第一掺杂区构成漏极、该第二掺杂区构成源极、以及位于该第一掺杂区与该第二掺杂区之间...

【专利技术属性】
技术研发人员：张翊麒，陈铭传，
申请(专利权)人：杰力科技股份有限公司，
类型：发明
国别省市：中国台湾;71