GOI衬底上的光电子和CMOS集成制造技术

一种用于将光电子器件和硅器件形成在单个芯片上的方法。该方法可以包括：在单个芯片的第一区域和第二区域中形成硅衬底；将锗层形成在至少第一区域中的衬底之上；将光电子器件形成在第一区域中的锗层上，光电子器件具有顶部熔覆层、底部熔覆层以及有源区域，底部熔覆层处在半导体层上，有源区域邻近波导并且处在底部熔覆层上，顶部熔覆层处在有源区域上；以及将硅器件形成在第二区域中的硅层上。

【技术实现步骤摘要】

本专利技术大体涉及半导体器件制造，并且更具体地涉及III-V半导体光电子器件和硅互补金属氧化物半导体(CMOS)器件在单个芯片上的形成和集成。
技术介绍
随着微电子系统继续按比例地缩小，产生的电子互连件密度将必须在以极高时钟速度运行的同时适应增大的功率损耗、信号延迟和串扰。当前趋势指示在不到十年内由互连件消耗的功率可能变成在确定集成电路中的切换速度中的限制因素。为了克服这些问题，对光学互连件和伴随基于传统硅(Si)的微电子电路的系统的集成将是向前迈出的重大一步。基于光的芯片内和芯片间通信将大大减少延迟并通过消除电容性互连件损耗来降低功率消耗。改进的光电子集成还能够帮助增大在光通信系统中使用的收发器电路的速度，由此增大总体带宽。
技术实现思路
根据本专利技术的一个实施例，提供了一种方法。所述方法可以包括：在第一区域和第二区域中形成绝缘体上半导体(SOI)衬底，所述SOI衬底包括第一绝缘体层上的半导体层，并且所述第一绝缘体层处在衬底上；从所述第二区域去除所述半导体层和所述绝缘体层，其中所述衬底的顶表面被暴露；将第二绝缘体层形成在所述第一区域中的所述半导体层上；将衬底延伸层形成在所述第二区域中的被暴露的衬底上；将所述器件形成在所述衬底延伸层上；将覆盖所述器件的器件绝缘体层形成在所述第二区域中；将波导形成在所述第二绝缘体层中；
以及将所述光电子器件形成在所述第一区域中，所述光电子器件具有底部熔覆层、有源区域以及顶部熔覆层，其中所述底部熔覆层处在所述半导体层上，所述有源区域处在所述底部熔覆层上，并且所述顶部熔覆层处在所述有源区域上。根据本专利技术的另一实施例，提供了一种方法。所述方法可以包括：将叠层形成在第一区域中和第二区域中的衬底上，所述叠层包括所述衬底上的半导体层、所述半导体层上的第一绝缘体层、所述第一绝缘体层上的波导、所述波导上的第二绝缘体层、以及所述第二绝缘体层上的器件基层；将所述器件形成在所述第二区域中的所述器件基层上；将器件绝缘体层形成在所述第二区域中的所述器件上和所述器件基层上；以及将所述光电子器件形成在所述第一区域中，所述光电子器件具有底部熔覆层、有源区域以及顶部熔覆层，其中所述底部熔覆层处在所述半导体层上，所述有源区域处在所述底部熔覆层上，并且所述顶部熔覆层处在所述有源区域上。根据本专利技术的另一实施例，提供了一种结构。所述结构可以包括：硅衬底，所述硅衬底处在单个芯片的第一区域和第二区域中；锗层，所述锗层处在至少所述第一区域中的所述衬底之上；所述光电子器件，所述光电子器件处在所述第一区域中的所述锗层上，所述光电子器件具有底部熔覆层、邻近波导的有源区域以及顶部熔覆层，其中所述底部熔覆层处在所述锗层上，所述有源区域处在所述底部熔覆层上，并且所述顶部熔覆层处在所述有源区域上；以及所述硅器件，所述硅器件处在所述第二区域中的硅层上。附图说明通过示例的方式给出且不旨在将本专利技术仅仅限于此的以下具体实施方式将结合附图被最好地理解，在附图中：图1是根据示例性实施例的半导体结构的横截面视图；图2是根据示例性实施例的半导体结构的横截面视图并且图示了从绝缘体上半导体(SOI)衬底的第一区域去除半导体层和第一绝缘
体层；图3是根据示例性实施例的半导体结构的横截面视图并且图示了器件在SOI衬底的第二区域中的形成；图4是根据示例性实施例的半导体结构的横截面视图并且图示了波导在第一区域中的半导体层之上的形成；图5是根据示例性实施例的半导体结构的横截面视图并且图示了光电子器件在第一区域中的形成；图6是根据示例性实施例的半导体结构的横截面视图并且图示了光电子器件接触和器件接触的形成；图7是根据示例性实施例的半导体结构的横截面视图并且图示了半导体结构的顶视图；图8是根据示例性实施例的备选半导体结构的横截面视图并且图示了叠层在衬底上的形成；图9是根据示例性实施例的备选半导体结构的横截面视图并且图示了器件在SOI衬底的第二区域中的形成；并且图10是根据示例性实施例的备选半导体结构的横截面视图并且图示了光电子器件在SOI衬底的第一区域中的形成。附图不一定是按比例绘制的。附图仅仅是示意性表示，不旨在描绘本专利技术的具体参数。附图旨在仅仅描绘本专利技术的典型实施例。在附图中，类似的附图标记表示类似的元件。具体实施方式在本文中公开了要求保护的结构和方法的详细实施例；然而，能够理解，所公开的实施例仅仅说明了可以以各种形成来体现的要求保护的结构和方法。然而，本专利技术可以以许多不同的形式来体现并且不应当被解释为限于本文中阐述的示例性实施例。更确切地说，提供了这些示例性实施例使得本公开内容将是透彻的和完整的并且将完全地将本专利技术的范围传达给本领域技术人员。在本说明书中，众所周知的特征和技术的细节可以被省略以避免不必要地使所呈现的实施例
不清楚。在说明书中对“一个实施例”、“实施例”、“示例实施例”等等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以不必包括特定特征、结构或特性。此外，这样的短语不一定指代相同实施例。另外，当结合实施例描述特定特征、结构或特性时，所承认的是，无论是否明确描述，结合其他实施例来影响这样的特征、结构或特性在本领域技术人员的知识范围内。为了后文中描述的目的，如在附图中所定向的，术语“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”以及它们的衍生词将涉及所公开的结构和方法。术语“上覆”、“在...顶上”、“在顶部上”、“被定位在...上”或“被定位在...顶上”意味着诸如第一结构的第一元件被呈现在诸如第二结构的第二元件上，其中诸如接口结构的中介元件可以被呈现在第一元件与第二元件之间。术语“直接接触”意味着诸如第一结构的第一元件和诸如第二结构的第二元件在两个元件的接口处没有任何中间传导层、绝缘层或半导体层的情况下被连接。为了不使本专利技术的实施例的呈现不清楚，在下面的具体实施方式中，本领域中已知的一些处理步骤或操作已经出于呈现和出于说明的目的被组合在一起并且在一些实例中可能尚未进行详细描述。在其他实例中，可能根本不描述本领域中已知的一些处理步骤或操作。应当理解，下面的描述更关注于本专利技术的各种实施例的区别特征或元件。本专利技术大体涉及半导体器件制造，并且更具体地涉及III-V半导体光电子器件和硅互补金属氧化物半导体(CMOS)器件在单个芯片上的形成和集成。理想情况下，可能期望将III-V半导体光电子器件和硅CMOS器件形成在相同芯片上以创建针对光学互连件的新通路并减少生产时间和成本。将III-V半导体光电子器件和硅CMOS器件制造在单个芯片上的一种方式可以包括在单个芯片上的第一区域和第二区域中形成硅衬底，在第一区域中形成锗层，使用锗层作为种子层以形成III-V半导体光电子器件，以及使用第二区域中的硅作为种子层以形成硅CMOS器件。下面参考附图图1-10来详细描述通过其
以将集成的III-V半导体光电子器件和硅CMOS器件形成在相同芯片上的一个实施例。应当注意，光电子器件可以包括例如光电子发送器件(诸如激光器)或光电子接收器件(例如探测器)，但是其他器件可以被使用。参考图1，根据实施例，在将III-V半导体光电子器件和Si CMOS器件制造在单个芯片上的方法的中间步骤期间提供本文档来自技高网...

【技术保护点】
一种用于将光电子器件和器件形成在单个芯片上的方法，包括：在第一区域和第二区域中形成绝缘体上半导体SOI衬底，所述SOI衬底包括第一绝缘体层上的半导体层，并且所述第一绝缘体层处在衬底上；从所述第二区域去除所述半导体层和所述绝缘体层，其中所述衬底的顶表面被暴露；将第二绝缘体层形成在所述第一区域中的所述半导体层上；将衬底延伸层形成在所述第二区域中的被暴露的衬底上；将所述器件形成在所述衬底延伸层上；将覆盖所述器件的器件绝缘体层形成在所述第二区域中；将波导形成在所述第二绝缘体层中；以及将所述光电子器件形成在所述第一区域中，所述光电子器件具有底部熔覆层、有源区域以及顶部熔覆层，其中所述底部熔覆层处在所述半导体层上，所述有源区域处在所述底部熔覆层上，并且所述顶部熔覆层处在所述有源区域上。

【技术特征摘要】
2015.03.18 US 14/661,0371.一种用于将光电子器件和器件形成在单个芯片上的方法，包括：在第一区域和第二区域中形成绝缘体上半导体SOI衬底，所述SOI衬底包括第一绝缘体层上的半导体层，并且所述第一绝缘体层处在衬底上；从所述第二区域去除所述半导体层和所述绝缘体层，其中所述衬底的顶表面被暴露；将第二绝缘体层形成在所述第一区域中的所述半导体层上；将衬底延伸层形成在所述第二区域中的被暴露的衬底上；将所述器件形成在所述衬底延伸层上；将覆盖所述器件的器件绝缘体层形成在所述第二区域中；将波导形成在所述第二绝缘体层中；以及将所述光电子器件形成在所述第一区域中，所述光电子器件具有底部熔覆层、有源区域以及顶部熔覆层，其中所述底部熔覆层处在所述半导体层上，所述有源区域处在所述底部熔覆层上，并且所述顶部熔覆层处在所述有源区域上。2.根据权利要求1所述的方法，其中所述半导体层是锗。3.根据权利要求1所述的方法，其中所述光电子器件包括III-V半导体。4.根据权利要求1所述的方法，其中所述顶部熔覆层和所述底部熔覆层是AlGaAs，并且所述有源区域是GaAs。5.根据权利要求1所述的方法，其中所述器件是硅互补金属氧化物半导体CMOS器件。6.根据权利要求1所述的方法，其中所述光电子器件是使用外延生长来被形成的，并且所述半导体层被用作种子层。7.根据权利要求1所述的方法，还包括：形成第一接触、第二接触和器件接触，其中所述第一接触被直接连接到所述顶部熔覆层，所述第二接触被直接连接到所述底部熔覆层，并且所述器件接触被直接连接到所述器件。8.一种用于将光电子器件和器件形成在单个芯片上的方法，包括：将叠层形成在第一区域中和第二区域中的衬底上，所述叠层包括所述衬底上的半导体层、所述半导体层上的第一绝缘体层、所述第一绝缘体层上的波导、所述波导上的第二绝缘体层、以及所述第二绝缘体层上的器件基层；将所述器件形成在所述第二区域中的所述器件基层上；将器件绝缘体层形成在所述第二区域中的所述...

【专利技术属性】
技术研发人员：E·里欧班端，李宁，D·K·萨达纳，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US