存储器结构及其制造方法技术

本发明专利技术公开了在此提供一种存储器结构及其制造方法。这种存储器结构包括一基板、多个叠层、多个存储器层、一导电材料及多个导线。叠层位于基板上。叠层通过多个沟槽彼此分离。叠层分别包括交替堆栈的多个导电串线及多个绝缘串线。存储器层分别共形覆盖叠层。导电材料位于沟槽中及叠层上。在沟槽中的导电材料在这些沟槽各者中形成一或多个孔洞。导线位于导电材料上。导线分别包括一第一部分及一第二部分，第一部分及第二部分彼此连接，第一部分沿着垂直于叠层的延伸方向的方向延伸，第二部分沿着叠层的延伸方向延伸。

【技术实现步骤摘要】

本专利技术是关于一种半导体结构及其制造方法，特别是关于一种存储器结构及其制造方法。
技术介绍
存储器一般包括阵列区(array region)及周边区(periphery region)。位在阵列区的存储单元是由导线(例如位线及字线)所控制。这些导线从阵列区延伸到周边区，并在周边区连接译码器。在阵列区中，导线可以在规则的环境下形成。然而，在例如接近边界的区域，导线必须在较为复杂的环境下形成。这种复杂的环境可能导致较高的故障率。举例来说，在典型的三维垂直栅极NAND存储器中，字线的扇出(fan-out)部分是形成在位线的叠层外侧。也就是说，字线是以跨过位线边界的方式制造。因此，基于在位线边界区的光学或刻蚀行为的不可预期性，桥接(bridge)可能会发生于字线之间。
技术实现思路
在本专利技术中，提供一种改良的存储器结构。位于叠层之上的导线其扇出部分是建造在一个虚拟阵列区，亦即，建造在虚拟叠层上。如此一来，导线整体皆在相对规则的区域中形成，能够降低故障率。根据一些实施例，提供一种存储器结构的制造方法。这种制造方法包括下列步骤。首先，在一基板上形成多个叠层。这些叠层通过多个沟槽彼此分离。叠层分别包括交替堆栈的多个导电串线及多个绝缘串线。形成分别共形覆盖这些叠层的多个存储器层。在沟槽中及叠层上形成一导电材料。该导电材料具有一顶部部分。在这些沟槽各者中的导电材料中形成一或多个孔洞。在导电材料的顶部部分定义分别用于形成多个导线的多个预定区。预定区分别包括一第一预定区及一第二预定区，第一预定区及第二预定区
彼此连接，第一预定区沿着垂直于叠层的一延伸方向的一方向延伸，该第二预定区沿着叠层的该延伸方向延伸。接着，移除导电材料的顶部部分的未形成在预定区中的部分。在留在预定区中的导电材料的顶部部分上形成导线。根据一些实施例，提供一种存储器结构。这种存储器结构包括一基板、多个叠层、多个存储器层、一导电材料及多个导线。叠层位于基板上。叠层通过多个沟槽彼此分离。叠层分别包括交替堆栈的多个导电串线及多个绝缘串线。存储器层分别共形覆盖这些叠层。导电材料位于沟槽中及叠层上。在沟槽中的导电材料在这些沟槽各者中形成一或多个孔洞。导线位于导电材料上。导线分别包括一第一部分及一第二部分，第一部分及第二部分彼此连接，第一部分沿着垂直于叠层的一延伸方向的一方向延伸，第二部分沿着叠层的该延伸方向延伸。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：附图说明图1A～图1C绘示根据一实施例的存储器结构制造方法的概念。图2A～图2B绘示根据一实施例的存储器结构制造方法的概念。图3A～图3C绘示根据一实施例的存储器结构制造方法的概念。图4A～图4C绘示根据一实施例的存储器结构制造方法的概念。图5A～图12B绘示根据一示例性的实施例的存储器结构制造方法。【符号说明】104：叠层114：导电材料122：预定区1221：第一预定区1222：第二预定区204：叠层214：导电材料222：预定区2221：第一预定区2222：第二预定区304：叠层314：导电材料318：切割沟道322：预定区3221：第一预定区3222：第二预定区322A：延伸部分404：叠层414：导电材料418：切割沟道422：预定区4221：第一预定区4222：第二预定区422A：延伸部分422B：延伸部分500：基板502：埋层504：叠层506：导电串线508：绝缘串线510：氧化物层512：存储器层514：导电材料514A：顶部部分516：绝缘材料518：切割沟道520：移除沟道522：预定区5221：第一预定区5222：第二预定区524：导线5241：第一部分5242：第二部分H：孔洞T：沟槽具体实施方式以下将提供一种存储器结构的制造方法。首先，在一基板上形成多个叠层。这些叠层通过多个沟槽彼此分离。叠层分别包括交替堆栈的多个导电串线及多个绝缘串线。接着，形成分别共形覆盖这些叠层的多个存储器层。接下来，在沟槽中及叠层上形成一导电材料。该导电材料具有位置比叠层高的一顶部部分。在这些沟槽各者中的导电材料中形成一或多个孔洞。可以将一绝缘材料填入这些沟槽各者中的一或多个孔洞中。请参照图1A，图中示出叠层104、导电材料114及孔洞H。在这个实施例中，这些沟槽各者中的一或多个孔洞H是排列成矩阵状。接着，请参照图1B，在导电材料114的顶部部分定义分别用于形成多个导线的多个预定区122。预定区122分别包括一第一预定区1221及一第二预定区1222，第一预定区1221及第二预定区1222彼此连接。第一预定区1221沿着垂直于叠层104的延伸方向的方向延伸，第二预定区1222沿着叠层104的延伸方向延伸。在这个实施例中，第一预定区1221及第二预定区1222的长度是逐渐增加。之后，可以移除导电材料的顶部部分的未形成在预定区中的部分。接着，在留在预定区中的导电材料的顶部部分上形成导线。导线可由硅化物形成。叠层中的导电串线可作为位线，而导线可作为字线。或者，叠层中的导电串线可作为字线，而导线可作为位线。由于工艺限制，由根据这个实施例的方法所形成的导线，其连接部分可能为弯曲形状，如图1C所示。只要导线的扇出部分能够正常工作，这种型态并不背离本专利技术的范围。配合图1A～图1C所描述的工艺可以由下列工艺取代。请参照图2A，图中示出叠层204、导电材料214及孔洞H。在这个实施例中，定义用于形成导线的预定区的步骤是在形成一或多个孔洞H的步骤前进行。如此一来，孔洞H可以只形成在导线由一狭小间距(例如只有约30～40纳米)分离开来的位置。因此在这个实施例中，这些沟槽各者中的一或多个孔洞H是排列成三角形。接着，请参照图2B，在导电材料214的顶部部分定义分别用于形成多个导线的多个预定区222。预定区222分别包括一第一预定区2221及一第二预定区2222，第一预定区2221及第二预定区2222彼此连接。第一预定区2221沿着垂直于叠层204的延伸方向的方向延伸，第二预定区2222沿着叠层204的延伸方向延伸。在这个实施例中，第一预定区2221及第二预定区2222的长度是逐渐增加。由于孔洞并未形成在对应第二预定区2222的位置，由这个实施例所制造出的导线的强度会比由图1A～图1C的实施例所制造出的导线的强度来得高。或者，上述的工艺可以由下列工艺取代。请参照图3A，图中示出叠层304、导电材料314及孔洞H。在这个实施例中，孔洞H只形成在导线由一狭小间距分离开来的位置，并排列成三角形。接着，请参照图3B，在导电材料314的顶部部分定义分别用于形成多个导线的多个预定区322。预定区322分别包括一第一预定区3221、一第二预定区3222及一延伸部分322A。第一预定区3221及第二预定区3222彼此连接。第一预定区3221沿着垂直于叠层304的延伸方向的方向延伸，第二预定区3222沿着叠层304的延伸方向延伸。预定区322中相邻二者的第一预定区3221是通过预定区322中该相邻二者的其中一者的第二预定区3222的延伸部分322A彼此连接。在这个实施例中，第一预定区3221及第二预定区3222的长度是逐渐增加。移除导电材料314的顶部部分的未形成在预定区322的部份的步本文档来自技高网...

【技术保护点】
一种存储器结构的制造方法，包括：在一基板上形成多个叠层，其中这些叠层通过多个沟槽彼此分离，且这些叠层分别包括交替堆栈的多个导电串线及多个绝缘串线；形成分别共形覆盖这些叠层的多个存储器层；在这些沟槽中及这些叠层上形成一导电材料，该导电材料具有一顶部部分；在这些沟槽各者中的该导电材料中形成一或多个孔洞；以及在该导电材料的该顶部部分定义分别用于形成多个导线的多个预定区，其中这些预定区分别包括一第一预定区及一第二预定区，该第一预定区及该第二预定区彼此连接，该第一预定区沿着垂直于这些叠层的一延伸方向的一方向延伸，该第二预定区沿着这些叠层的该延伸方向延伸。

【技术特征摘要】
1.一种存储器结构的制造方法，包括：在一基板上形成多个叠层，其中这些叠层通过多个沟槽彼此分离，且这些叠层分别包括交替堆栈的多个导电串线及多个绝缘串线；形成分别共形覆盖这些叠层的多个存储器层；在这些沟槽中及这些叠层上形成一导电材料，该导电材料具有一顶部部分；在这些沟槽各者中的该导电材料中形成一或多个孔洞；以及在该导电材料的该顶部部分定义分别用于形成多个导线的多个预定区，其中这些预定区分别包括一第一预定区及一第二预定区，该第一预定区及该第二预定区彼此连接，该第一预定区沿着垂直于这些叠层的一延伸方向的一方向延伸，该第二预定区沿着这些叠层的该延伸方向延伸。2.根据权利要求1所述的存储器结构的制造方法，其中在这些沟槽各者中的该一或多个孔洞是排列成矩阵状或三角形。3.根据权利要求1所述的存储器结构的制造方法，其中定义这些预定区的步骤是在形成该一或多个孔洞的步骤前或后进行。4.根据权利要求1所述的存储器结构的制造方法，其中这些第一预定区及这些第二预定区的长度是逐渐增加。5.根据权利要求1所述的存储器结构的制造方法，更包括：移除该导电材料的该顶部部分的未形成在这些预定区中的部分；以及在留在这些预定区中的该导电材料的该顶部部分上形成这些导线。6.根据权利要求5所述的存储器结构的制造方法，更包括：在移除该导电材料的该顶部部分的未形成在这些预定区中的部分的步骤前，将一绝缘材料填入这些沟槽各者中的该一或多个孔洞中。7.根据权利要求6所述的存储器结构的制造方法，其中移除该导电材料的该顶部部分的未形成在这些预定区中...

【专利技术属性】
技术研发人员：叶腾豪，施彦豪，胡志玮，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71