栅极驱动电路及显示模块制造技术

本发明专利技术公开了一种栅极驱动电路及显示模块，该栅极驱动电路用来提供一扫描信号至一液晶显示面板，其包含有至少一正向位准转换器、至少一负向位准转换器、一P型晶体管及一N型晶体管。正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号。负向位准转换器用来降低栅极控制信号的电压位准，以产生一负控制信号。P型晶体管及N型晶体管用来根据正控制信号及负控制信号，输出一正电源电压或一负电源电压为扫描信号。正电源电压减去正控制信号的最大电压差小于6伏特，而负控制信号减去负电源电压的最大电压差小于6伏特。

【技术实现步骤摘要】

本专利技术涉及一种栅极驱动电路及显示模块，尤其涉及一种分阶段调整扫描信号位准的栅极驱动电路及显示模块。
技术介绍
液晶显示器(Liquid Crystal Display，LCD)具有外型轻薄、耗电量少以及无辐射污染等优点，而被广泛地应用在电视、移动电话、笔记本电脑等电子信息产品上。液晶显示器的工作原理是利用液晶分子在不同排列状态下，对光线具有不同的偏振或折射效果，因此可经由不同排列状态的液晶分子来控制光线的穿透量，进一步产生不同强度的输出光线。请参考图1A，图1A为先前技术一薄膜晶体管(Thin Film Transistor，TFT)液晶显示器10的示意图。液晶显示器10包含有一液晶显示面板(LCD Panel)100、一源极驱动器102、一栅极驱动器104以及一逻辑控制电路116。液晶显示面板100是由两基板(Substrate)构成，而于两基板间填充有液晶材料(LCD layer)。一基板上设置有复数条资料线(Data Line)108、复数条垂直于资料线108的扫描线(Scan Line，或称闸线，Gate Line)110以及复数个薄膜晶体管112，而于另一基板上设置有一共享电极(Common Electrode)用来经由电压产生器106提供一共享信号Vcom。薄膜晶体管112是以矩阵的方式分布于液晶显示面板100上，每一资料线108对应于液晶显示面板100上的一行(Column)，而扫描线110对应于液晶显示面板100上的一列(Row)，且每一薄膜晶体管112是对应于一像素(Pixel)。此外，液晶显示面板100的两基板所构成的电路特性可视为一等效电容114。源极驱动器102与门极驱动器104会依据欲显示的影像数据分别对不同
的资料线108及扫描线110产生输入信号，以控制薄膜晶体管112的导通及等效电容114两端的跨压，进一步地改变液晶分子的排列以及相对应的光线穿透量，使得影像数据得以正确地显示在液晶显示面板100上。逻辑控制电路116用来协调源极驱动器102与门极驱动器104的操作，例如校正资料线108上源极驱动信号及扫描线110上扫描信号的时序，使得薄膜晶体管112能在正确的时间被开启(扫描信号)，并接收到正确的影像数据(源极驱动信号)。按制程需求，液晶显示器10的驱动电路组成主要分为低压组件、中压组件及高压组件。低压组件的耐压范围在1.5～1.8伏特，主要用来实现驱动电路中的逻辑控制电路116。中压组件的耐压范围在5～6伏特，主要用来实现驱动电路中的影像数据驱动，也即源极驱动器102。高压组件的耐压范围在25～30伏特，主要用来实现驱动电路中的栅极驱动器104。请参考第1B、1C图，图1B为先前技术高压组件的一N型晶体管的操作电压与导通电流关系图，图1C为先前技术高压组件的一P型晶体管的操作电压与导通电流关系图。当N型晶体管被开启时，其栅极源极电压差Vgsn的绝对值|Vgsn|等于30伏特，被关闭时，栅极源极电压差Vgsn的绝对值|Vgsn|等于0伏特。当P型晶体管被开启时，其栅极源极电压差Vgsp的绝对值|Vgsp|等于30伏特，被关闭时，栅极源极电压差Vgsp的绝对值|Vgsp|等于0伏特。也就是说，高压组件的全额电压摆幅(full swing)高达30伏特，高压组件需能承受这样的电压摆幅而不崩坏。因此，在这三类组件中，高压组件所需的电路布局(layout)面积最大，制造过程中所需的光罩(mask)数目及层构(layer)数目均最多，制造成本也最高。因此，如何通过减少高压组件的使用，降低液晶显示驱动电路的制造成本，已成为业界的主要课题之一。
技术实现思路
因此，本专利技术的目的即在于提供减少使用高压组件的栅极驱动电路。本专利技术公开一种栅极驱动电路，用来提供一扫描信号至一液晶显示面板。该液晶显示面板包含有一基板及复数个像素单元，每一像素单元以矩阵方式排列于该基板上。该扫描信号用来驱动该液晶显示面板的一列上的该像素单元。该栅极驱动电路包含有至少一正向位准转换器，以串联方式电性耦接，每一正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号；至少一负向位准转换器，以串联方式电性耦接，每一负向位准转换器用来降低该栅极控制信号的电压位准，以产生一负控制信号；一P型晶体管，包含有一栅极，电性耦接于该至少一正向位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及一N型晶体管，包含有一栅极，电性耦接于该至少一负向位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门坎；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门坎。本专利技术还公开一种栅极驱动电路，用来提供一扫描信号至一液晶显示面板。该液晶显示面板包含有一基板及复数个像素单元，每一像素单元以矩阵方式排列于该基板上。该扫描信号用来驱动该液晶显示面板的一列上的该像素单元。该栅极驱动电路包含有一正向位准转换器，用来提升一栅极控制信号的电压位准，以产生一第一控制信号；一电容耦合位准转换器，电性耦接于该正向位准转换器，用来增加该第一控制信号的电压位准，以产生一正控制信号；以及降低该第一控制信号的电压位准，以产生一负控制信号；一P型晶体管，包含有一栅极，电性耦接于该电容耦合位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板的该列，用来输出该扫描信号；以及一N型晶体管，包含有一栅极，电性耦接于该电容耦合位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件
耐压门；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门。本专利技术还公开一种显示模块，包含有一液晶显示面板；以及一栅极驱动电路，用来提供一扫描信号至该液晶显示面板，该栅极驱动电路包含有至少一正向位准转换器，以串联方式电性耦接，每一正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号；至少一负向位准转换器，以串联方式电性耦接，每一负向位准转换器用来降低该栅极控制信号的电压位准，以产生一负控制信号；一P型晶体管，包含有一栅极，电性耦接于该至少一正向位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及一N型晶体管，包含有一栅极，电性耦接于该至少一负向位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门坎；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门坎。本专利技术还公开一种显示模块，包含有一液晶显示面板；以及一种栅极驱动电路，用来提供一扫描信号至该液晶显示面板，该栅极驱动电路包含有一正向位准转换器，用来提升一栅极控制信号的电压位准，本文档来自技高网...

【技术保护点】
一种栅极驱动电路，用来提供一扫描信号至一液晶显示面板，其特征在于，该栅极驱动电路包含有：至少一正向位准转换器，以串联方式电性耦接，每一正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号；至少一负向位准转换器，以串联方式电性耦接，每一负向位准转换器用来降低该栅极控制信号的电压位准，以产生一负控制信号；一P型晶体管，包含有：一栅极，电性耦接于该至少一正向位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及一N型晶体管，包含有：一栅极，电性耦接于该至少一负向位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门坎；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门坎。

【技术特征摘要】
2015.03.20 US 62/135,7271.一种栅极驱动电路，用来提供一扫描信号至一液晶显示面板，其特征在于，该栅极驱动电路包含有：至少一正向位准转换器，以串联方式电性耦接，每一正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号；至少一负向位准转换器，以串联方式电性耦接，每一负向位准转换器用来降低该栅极控制信号的电压位准，以产生一负控制信号；一P型晶体管，包含有：一栅极，电性耦接于该至少一正向位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及一N型晶体管，包含有：一栅极，电性耦接于该至少一负向位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门坎；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门坎。2.如权利要求1所述的栅极驱动电路，其特征在于，该至少一正向位准转换器包含有：一第一正向位准转换器，电性耦接于一地端及一第一电源端，用来输出一地电压或一第一电源电压，其中该第一电源电压减去该地电压的一电压差的一绝对值小于该中压组件耐压门坎：以及一第二正向位准转换器，电性耦接于该第一正向位准转换器、该第一电
\t源端及一第二电源端，用来输出该第一电源电压或一第二电源电压，其中该第二电源电压减去该第一电源电压的一电压差的一绝对值小于该中压组件耐压门坎。3.如权利要求2所述的栅极驱动电路，其特征在于，该中压组件耐压门坎是6伏特。4.如权利要求2所述的栅极驱动电路，其特征在于，该第一正向位准转换器包含有：一第一P型晶体管，包含有：一栅极，用来接收该栅极控制信号；一源极；以及一漏极；一第一N型晶体管，包含有：一栅极，电性耦接于该第一P型晶体管的该栅极，用来接收该栅极控制信号；一源极，电性耦接于该地端，用来接收该地电压；以及一漏极，电性耦接于该第一P型晶体管的该漏极；一第二P型晶体管，包含有：一栅极，用来接收该栅极控制信号的一反相信号；一源极；以及一漏极；一第二N型晶体管，包含有：一栅极，电性耦接于该第二P型晶体管的该栅极，用来接收该反相信号；一源极，电性耦接于该地端，用来接收该地电压；以及一漏极，电性耦接于该第二P型晶体管的该漏极；一第三P型晶体管，包含有：一栅极，电性耦接于该第二P型晶体管的该漏极及该第二N型晶体管的该漏极；一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及一漏极，电性耦接于该第一P型晶体管的该源极；一第四P型晶体管，包含有：一栅极，电性耦接于该第一P型晶体管的该漏极及该第一N型晶体管的该漏极；一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及一漏极，电性耦接于该第二P型晶体管的该源极；一第一反相器，电性耦接于该第一P型晶体管的该漏极及该第一N型晶体管的该漏极，用来反相该第一P型晶体管及该第一N型晶体管的一第一漏极电压，以产生一第一反相信号；一第二反相器，电性耦接于该第二P型晶体管的该漏极及该第二N型晶体管的该漏极，用来反相该第二P型晶体管及该第二N型晶体管的一第二漏极电压，以产生一第二反相信号；一第三N型晶体管，包含有：一栅极，电性耦接于该第二反相器，用来接收该第二反相信号；一源极，电性耦接于该地端，用来接收该地电压；以及一漏极；以及一第四N型晶体管，包含有：一栅极，电性耦接于该第一反相器，用来接收该第一反相信号；一源极，电性耦接于该第三N型晶体管的该源极及该地端，用来接收该地电压；以及一漏极。5.如权利要求4所述的栅极驱动电路，其特征在于，该第二正向位准转换器包含有：一第五P型晶体管，包含有：一栅极，电性耦接于该第四N型晶体管的该漏极；一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及一漏极，电性耦接于该第三N型晶体管的该漏极；一第六P型晶体管，包含有：一栅极，电性耦接于该第三N型晶体管的该漏极；一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及一漏极，电性耦接于该第四N型晶体管的该漏极；一第七P型晶体管，包含有：一栅极，电性耦接于该第五P型晶体管的该漏极、该第六P型晶体管的该栅极；一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及一漏极；一第八P型晶体管，包含有：一栅极，电性耦接于该第五P型晶体管的该栅极、该第六P型晶体管的该漏极；一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及一漏极；一第五N型晶体管，包含有：一栅极，电性耦接于该第七P型晶体管的该栅极、该第六P型晶体
\t管的该栅极及该第五P型晶体管的该漏极；一源极；以及一漏极，电性耦接于该第七P型晶体管的该漏极；一第六N型晶体管，包含有：一栅极，电性耦接于该第八P型晶体管的该栅极、该第五P型晶体管的该栅极及该第六P型晶体管的该漏极；一源极；以及一漏极，电性耦接于该第八P型晶体管的该漏极；一第七N型晶体管，包含有：一栅极，电性耦接于该第八P型晶体管的该漏极及该第六N型晶体管的该漏极；一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及一漏极，电性耦接于该第五N型晶体管的该源极；一第八N型晶体管，包含有：一栅极，电性耦接于该第七P型晶体管的该漏极及该第五N型晶体管的该漏极；一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及一漏极，电性耦接于该第六N型晶体管的该源极；一第三反相器，电性耦接于该第八P型晶体管的该漏极及该第六N型晶体管的该漏极与该第七N型晶体管的该闸级，用来反相该第八P型晶体管及该第六N型晶体管的一第三漏极电压，以产生一第三反相信号；一第四反相器，电性耦接于该第七P型晶体管的该漏极及该第五N型晶体管的该漏极与该第八N型晶体管的该闸级，用来反相该第七P型晶体管及该第五N型晶体管的一第四漏极电压，以产生一第四反相信号；一第九N型晶体管，包含有：一栅极，电性耦接于该第三反相器，用来接收改第三反相信号；一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及一漏极；以及一第十N型晶体管，包含有：一栅极，电性耦接于该第四反相器，用来接收改第四反相信号；一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及一漏极。6.如权利要求5所述的栅极驱动电路，其特征在于，该第一位准转换模块另包含有一电压隔绝电路，电性耦接于该第一正向位准转换器及该第二正向位准转换器之间，用来隔绝该地电压及该第二电源电压，该电压隔绝电路包含有：一第九P型晶体管，包含有：一栅极，电性耦接于该第一电源端，用来接收该第一电源电压；一源极，电性耦接于该第五P型晶体管的该漏极；以及一漏极，电性耦接于该第一电源端，用来接收该第一电源电压；一第十P型晶体管，包含有：一栅极，电性耦接于该第一电源端，用来接收该第一电源电压；一源极，电性耦接于该第六P型晶体管的该漏极；以及一漏极，电性耦接于该第一电源端，用来接收该第一电源电压；一第十一N型晶体管，包含有：一栅极，电性耦接于该第一电源端，用来接收该第一电源电压；一源极，电性耦接于该第三N型晶体管的该漏极；以及一漏极，电性耦接于该第一电源端，用来接收该第一电源电压；以
\t及一第十二N型晶体管，包含有：一栅极，电性耦接于该第一电源端，用来接收该第一电源电压；一源极，电性耦接于该第四N型晶体管的该漏极；以及一漏极，电性耦接于该第一电源端，用来接收该第一电源电压。7.如权利要求1所述的栅极驱动电路，其特征在于，该至少一负向位准转换器包含有：一第一负向位准转换器，电性耦接于一地端及一第三电源端，用来输出一地电压或一第三电源电压，其中该地电压减去该第三电源电压的一电压差的一绝对值是小于该中压组件耐压门坎：以及一第二负向位准转换器，电性耦接于该第一负向位准转换器、该第三电源端及一第四电源端，用来输出该第三电源电压或一第四电源电压，其中该第三电源电压减去该第四电源电压的一电压差的一绝对值小于该中压组件耐压门坎。8.如权利要求7所述的栅极驱动电路，其特征在于，该中压组件耐压门坎是6伏特。9.如权利要求7所述的栅极驱动电路，其特征在于，该第一负向位准转换器包含有：一第一P型晶体管，包含有：一栅极，用来接收该栅极控制信号；一源极，电性耦接于该地端，用来接收该地电压；以及一漏极；一第一N型晶体管，包含有：一栅极，电性耦接于该第一P型晶体管的该栅极，用来接收该栅极
\t控制信号；一源极；以及一漏极，电性耦接于该第一P型晶体管的该漏极；一第二P型晶体管，包含有：一栅极，用来接收该栅极控制信号的一反相信号；一源极，电性耦接于该地端，用来接收该地电压；以及一漏极；一第二N型晶体管，包含有：一栅极，电性耦接于该第二P型晶体管的该栅极，用来接收该反相信号；一源极；以及一漏极，电性耦接于该第二P型晶体管的该漏极；一第三N型晶体管，包含有：一栅极，电性耦接于该第二P型晶体管的该漏极及该第二N型晶体管的该漏极；一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及一漏极，电性耦接于该第一N型晶体管的该源极；一第四N型晶体管，包含有：一栅极，电性耦接于该第一P型晶体管的该漏极及该第一N型晶体管的该漏极；一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及一漏极，电性耦接于该第二N型晶体管的该源极；一第一反相器，电性耦接于该第一P型晶体管的该漏极及该第一N型晶体管的该漏极，用来反相该第一P型晶体管及该第一N型晶体管的一第一漏极电压，以产生一第一反相信号；一第二反相器，电性耦接于该第二P型晶体管的该漏极及该第二N型晶体管的该漏极，用来反相该第二P型晶体管及该第二N型晶体管的一第二漏极电压，以产生一第二反相信号；一第三P型晶体管，包含有：一栅极，电性耦接于该第二反相器，用来接收该第二反相信号；一源极；以及一漏极；以及一第四P型晶体管，包含有：一栅极，电性耦接于该第一反相器，用来接收该第一反相信号；一源极，电性耦接于该第三P型晶体管的该源极；以及一漏极。10.如权利要求9所述的栅...

【专利技术属性】
技术研发人员：林春生，廖敏男，
申请(专利权)人：矽创电子股份有限公司，
类型：发明
国别省市：中国台湾;71