半导体封装、半导体封装结构及制造半导体封装的方法技术

本发明专利技术公开了一种半导体封装、半导体封装结构及制造半导体封装的方法，以改善半导体封装的稳定性。其中该半导体封装结构包括：半导体封装。该半导体封装包括：半导体祼芯片、重分布层结构和导电柱结构。其中，该重分布层结构耦接至该半导体祼芯片，该导电柱结构设置在该重分布层结构中远离该祼芯片的表面上，并耦接至该重分布层结构。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装结构，特别是涉及一种混合的DRAM(Dynamic Random Access Memory，动态随机存取存储器)封装结构。
技术介绍
POP(Package-on-Package，封装上封装或叠层封装)结构是一种用于垂直组合离散的SOC(System-On-Chip，片上系统)和存储器封装的集成电路封装方法。使用标准接口(standard interface)来将两个或更多的封装安装(如堆叠)于彼此之顶上，从而在这些封装之间路由信号。POP封装结构允许设备具有更高的组件密度，设备例如为移动电话、个人数字助理(Personal Digital Assistant，PDA)或数码相机。对于具有增强了的集成水平、改进了的性能、带宽、延迟、功率、重量和形状因子(form factor)的存储器应用，信号垫与接地垫的比率在改善耦合效应中变得重要。如此，期望创新的半导体封装结构。
技术实现思路
有鉴于此，本专利技术提供了一种半导体封装、半导体封装结构及制造半导体封装的方法，以改善半导体封装的稳定性。本专利技术提供了一种半导体封装，包括：第一半导体祼芯片；第一重分布层结构，耦接至该第一半导体祼芯片；以及导电柱结构，设置在该第一重分布层结构中远离该第一祼芯片的表面上，其中该导电柱结构耦接至该第一重分布层结构。其中，该导电柱结构包括：金属堆叠，该金属堆叠包括：导电插塞和与该导电插塞接触的焊帽。其中，该导电插塞在平面视图中为正方形、矩形、圆形、八角形或者椭圆形。其中，在平面视图中，该导电插塞具有与对应的该第一重分布层结构中的重分布层接触垫相似的形状。其中，在平面视图中，该导电插塞为能够围绕该导电插塞的中心点180°旋转的2重旋转对称结构。本专利技术提供了一种半导体封装结构，包括：第一半导体封装，该第一半导体封装为如上所述的半导体封装。其中，进一步包括：第二半导体封装，堆叠在该第一半导体封装之上，并且包括：主体，具有祼芯片接触面和相对于该祼芯片接触面的凸块接触面；以及第二动态随机存取存储器祼芯片，安装在该祼芯片接触面之上并且通过接合线耦接至该主体。其中，该第一半导体封装还包括：第一动态随机存取存储器祼芯片，安装于该第一半导体祼芯片之上；其中，该第一动态随机存取存储器祼芯片的输入/输出引脚数量不同于该第二动态随机存取存储存储器祼芯片的输入/输出引脚数量。其中，该第二半导体封装进一步包括：额外的动态随机存取存储器祼芯片，嵌入于该第二半导体封装中；其中，该额外的动态随机存取存储器祼芯片具有穿过该额外的动态随机存取存储器祼芯片而形成的硅通孔互连结构；其中，该额外的动态随机存取存储器祼芯片的输入/输出引脚数量不同于该第二动态随机存取存储器祼芯片的输入/输出引脚数量。其中，该第一动态随机存取存储器祼芯片的输入/输出引脚数量大于该第二动态随机存取存储器祼芯片的输入/输出引脚数量的8倍。其中，该第一半导体祼芯片具有第一接垫，该第一重分布层结构耦接至该第一接垫；该第一半导体封装还包括：第一通孔，设置在该第一半导体祼芯片之上，并且耦接至该第一接垫。其中，该第一半导体封装为片上系统封装，该第一半导体祼芯片为片上系统祼芯片；该第一动态随机存取存储器祼芯片耦接至该第一半导体祼芯片之上的该第一通孔以及该第一重分布层结构。其中，该第一动态随机存取存储器祼芯片设置在该第一半导体祼芯片和该第一重分布层结构之间。其中，该第一半导体封装还包括：模塑料，围绕该第一半导体祼芯片以及该第一动态随机存取存储器祼芯片，并且与该第一重分布层结构、该第一半导
体祼芯片以及该第一动态随机存取存储器祼芯片接触。其中，多个第二通孔穿过该第二半导体封装和该第一重分布层结构之间的该模塑料；该第二半导体封装通过该多个第二通孔耦接至该第一重分布层结构中的导电线路。其中，该多个第二通孔围绕该第一半导体祼芯片。其中，多个第三通孔穿过该第一半导体祼芯片和该第一重分布层结构之间的该模塑料；该第一半导体祼芯片通过该多个第三通孔耦接至该第一重分布层结构中的导电线路。其中，该多个第三通孔围绕该第一动态随机存取存储器祼芯片。其中，该第二半导体封装为动态随机存取存储器封装；该动态随机存取存储器封装包括：第二重分布层结构，设置在该凸块接触面之上。其中，该额外的动态随机存取存储器祼芯片设置在该主体和该第二重分布层结构之间。其中，进一步包括：基底，其中该第一半导体封装通过该导电柱结构安装于该基底之上。本专利技术提供了一种制造半导体封装的方法，包括：将半导体祼芯片设置在载体之上，其中，该半导体祼芯片具有位于该半导体祼芯片的顶面上的导电通孔，该顶面远离该载体，其中，该导电通孔耦接至该半导体祼芯片的祼芯片垫；应用模塑料至该载体，以形成模塑基底；在该模塑料上形成重分布层结构，并且该重分布层结构耦接至该半导体祼芯片；在该重分布层结构之上形成耦接至该重分布层结构的导电柱结构；自该半导体祼芯片的背面移除该载体。其中，形成该导电柱结构的步骤包括：形成穿过所述重分布层结构中的钝化层的开口，该开口设置在对应该重分布层结构中的重分布接触垫的位置；形成填充该开口并连接至该重分布层接触垫的导电插塞，其中该导电插塞凸出于该重分布层结构；以及在该导电插塞上形成一焊帽。其中，进一步包括：在应用该模塑料至该载体之前，在该载体上设置通孔结构以及该通孔结构位于该半导体祼芯片的旁边。本专利技术实施例的有益效果是：以上的半导体封装，利用导电柱结构来改善其稳定性。附图说明图1是根据本专利技术一些实施例的半导体封装结构的横截面示意图，该半导体封装结构包括：混合的SOC封装和堆叠在该混合的SOC封装之上的DRAM封装。图2是根据本专利技术一些实施例的半导体封装结构的横截面示意图，该半导体封装结构包括：SOC封装和堆叠在该SOC封装之上的混合的DRAM封装。图3A～3E是用于说明根据本专利技术一些实施例的制造半导体封装的方法的横截面示意图。图4A～4E是根据本专利技术一些实施例的导电柱结构中的导电插塞(plug)和RDL(Redistribution Layer，重分布层或重新布线层)结构中的RDL接触垫的形状的平面示意图。图5是根据本专利技术一些实施例的含有SOC封装和堆叠于其上的DRAM封装的半导体封装结构的横截面示意图。图6是根据本专利技术一些实施例的含有SOC封装和堆叠于其上的DRAM封装的半导体封装的横截面示意图。具体实施方式在本申请说明书及权利要求当中，使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。本专利技术将参考特定的实施例和相关附图进行描述，但是本专利技术并不局限于该特定的实施例和附图，并且本专利技术仅由权利要求进行限制。描述的附图仅是原理图并且不具有限制含义。在附图中，出于说明目的而夸大了某些组件本文档来自技高网...

【技术保护点】
一种半导体封装，其特征在于，包括：第一半导体祼芯片；第一重分布层结构，耦接至该第一半导体祼芯片；以及导电柱结构，设置在该第一重分布层结构中远离该第一祼芯片的表面上，其中该导电柱结构耦接至该第一重分布层结构。

【技术特征摘要】
2015.03.17 US 62/134,128;2015.11.04 US 14/932,1471.一种半导体封装，其特征在于，包括：第一半导体祼芯片；第一重分布层结构，耦接至该第一半导体祼芯片；以及导电柱结构，设置在该第一重分布层结构中远离该第一祼芯片的表面上，其中该导电柱结构耦接至该第一重分布层结构。2.如权利要求1所述的半导体封装，其特征在于，该导电柱结构包括：金属堆叠，该金属堆叠包括：导电插塞和与该导电插塞接触的焊帽。3.如权利要求2所述的半导体封装，其特征在于，该导电插塞在平面视图中为正方形、矩形、圆形、八角形或者椭圆形。4.如权利要求2所述的半导体封装，其特征在于，在平面视图中，该导电插塞具有与对应的该第一重分布层结构中的重分布层接触垫相似的形状。5.如权利要求2所述的半导体封装，其特征在于，在平面视图中，该导电插塞为能够围绕该导电插塞的中心点180°旋转的2重旋转对称结构。6.一种半导体封装结构，其特征在于，包括：第一半导体封装，该第一半导体封装为如权利要求1～5中任一项所述的半导体封装。7.如权利要求6所述的半导体封装结构，其特征在于，进一步包括：第二半导体封装，堆叠在该第一半导体封装之上，并且包括：主体，具有祼芯片接触面和相对于该祼芯片接触面的凸块接触面；以及第二动态随机存取存储器祼芯片，安装在该祼芯片接触面之上并且通过接合线耦接至该主体。8.如权利要求7所述的半导体封装结构，其特征在于，该第一半导体封装还包括：第一动态随机存取存储器祼芯片，安装于该第一半导体祼芯片之上；其中，该第一动态随机存取存储器祼芯片的输入/输出引脚数量不同于该第二动态随机存取存储存储器祼芯片的输入/输出引脚数量。9.如权利要求7所述的半导体封装结构，其特征在于，该第二半导体封装进一步包括：额外的动态随机存取存储器祼芯片，嵌入于该第二半导体封装中；其中，该额外的动态随机存取存储器祼芯片具有穿过该额外的动态随机存取存储器祼
\t芯片而形成的硅通孔互连结构；其中，该额外的动态随机存取存储器祼芯片的输入/输出引脚数量不同于该第二动态随机存取存储器祼芯片的输入/输出引脚数量。10.如权利要求8所述的半导体封装结构，其特征在于，该第一动态随机存取存储器祼芯片的输入/输出引脚数量大于该第二动态随机存取存储器祼芯片的输入/输出引脚数量的8倍。11.如权利要求8所述的半导体封装结构，其特征在于，该第一半导体祼芯片具有第一接垫，该第一重分布层结构耦接至该第一接垫；该第一半导体封装还包括：第一通孔，设置在该第一半导体祼芯片之上，并且耦接至该第一接垫。12.如权利要求11所述的半导体封装结构，其特征在于，该第一半导体封装为片上系统封装，该第一...

【专利技术属性】
技术研发人员：林子闳，彭逸轩，萧景文，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71