半导体器件结构及其制作方法技术

本申请提供了一种半导体器件结构及其制作方法。该半导体器件结构包括：衬底，包括第一区域和第二区域，且第二区域中设置有沟槽；第一栅结构，设置于沟槽中；第二栅结构，设置于第一栅结构的表面上；第三栅结构，设置于第一区域的表面上。由于上述第二栅结构和第三栅结构位于同一平面或位于接近的平面上，使得制作第二栅结构和第三栅结构的工艺过程能够同时完成，从而减少了制作第二栅极和第三栅极所需的光刻及刻蚀工艺步骤，进而简化了制作半导体器件结构时的工艺步骤，并降低了制作半导体器件结构时的工艺难度。

【技术实现步骤摘要】

本申请涉及半导体集成电路的
，具体而言，涉及一种半导体器件结构及其制作方法。
技术介绍
现有技术中，常见的半导体器件结构通常包括位于衬底表面上的依次层叠设置的第一栅极和第二栅极，以及位于衬底表面上且靠近于第一栅极的第三栅极，其中第一栅极通过极间氧化层与第二栅极隔离。例如，浮栅型非易失性存储器件包括依次层叠设置于衬底表面上的浮栅、极间氧化层和控制栅，位于衬底表面上且靠近浮栅的选择栅，以及位于浮栅两侧的衬底中以及选择栅两侧的衬底中的源极和漏极。浮栅场型非易失性存储器件的工作原理为：在漏极和选择栅上施加编程电压并且使源极接地时，浮栅上形成电子，该电子在无电源供应的情况下仍可以保存；在源极上施加编程电压并使选择栅接地且使漏极开路时，浮栅上形成的电子穿过势垒到达源极，直到浮栅上的电子全部消失为止。图1示出了现有的半导体器件结构的剖面结构示意图，形成该半导体器件结构的工艺步骤包括：首先依次在衬底10′上形成第一栅氧层210′和第一栅极220′，且第一栅氧层210′和第一栅极220′构成第一栅结构20′；然后依次在第一栅极结构20′上形成极间氧化层310′和第二栅极320′，以及依次在衬底10′上形成第二栅氧层410′和第三栅极420′，其中，极间氧化层310′和第二栅极320′构成第二栅结构30′，第二栅氧层410′和第三栅极420′构成第三栅结构40′；之后依次形成位于衬底10′中的LDD区50′和源漏区80′，以及在第一栅结构20′和第二栅结构30′的侧壁上形成第一侧壁层60′，并在第三栅结构40′的侧壁上形成第二侧壁层70′。形成上述半导体器件结构的过程中，由于第二栅极和第三栅极位于不同的平面上(即第二栅极和第三栅极之间形成台阶结构)，因此制作第二栅结构和第三栅结构的工艺过程不能够在同一平面上同时完成，需要通过多次光刻及刻蚀工艺才能形成第二栅极和第三栅极，而且光刻和刻蚀的工艺过程较难控制，从而使得制作半导体器件结构时的工艺步骤较复杂，并使得制作半导体器件结构时的工艺难度较大。针对上述问题，目前还没有有效的解决方法。
技术实现思路
本申请旨在提供一种半导体器件结构及其制作方法，以简化制作半导体器件结构时的工艺步骤，并降低制作半导体器件结构时的工艺难度。为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件结构，该半导体器件结构包括：衬底，包括第一区域和第二区域，并且第二区域设置有沟槽；第一栅结构，设置于沟槽中；第二栅结构，设置于第一栅结构的表面上；第三栅结构，设置于第一区域的表
面上。进一步地，第一栅结构包括设置于沟槽的内壁上的第一栅氧层，以及设置于第一栅氧层上且填充于沟槽中的第一栅极，且第一栅极的上表面与衬底的上表面齐平。进一步地，第二栅结构包括依次设置于第一栅结构的表面上的极间氧化层和第二栅极，以及设置于第二栅极和极间氧化层的侧壁上的第一侧壁层。进一步地，第三栅结构包括依次设置于第一区域的表面上的第二栅氧层和第三栅极，以及设置于第三栅极和第二栅氧层的侧壁上的第二侧壁层。进一步地，极间氧化层为ONO层或者二氧化硅层。进一步地，半导体器件结构还包括分别设置于第二栅结构两侧的衬底中以及设置于第三栅结构两侧的衬底中的源漏区。进一步地，半导体器件结构还包括设置于第二栅结构两侧的衬底中和第三栅结构两侧的衬底中的LDD区。进一步地，第一栅结构的上表面与衬底的上表面齐平。进一步地，半导体器件结构为闪存结构、EPROM结构或者EEPROM结构；第一栅结构为浮栅结构，第二栅结构为控制栅结构，第三栅结构为选择栅结构。为了实现上述目的，根据本申请的另一个方面，提供了一种半导体器件结构的制作方法，该制作方法包括以下步骤：提供包括第一区域和第二区域的衬底，并且在第二区域中形成沟槽；在沟槽中形成第一栅结构；以及在第一栅结构的表面上形成第二栅结构，并在第一区域的表面上形成第三栅结构。进一步地，形成第一栅结构的步骤包括：形成覆盖于衬底的表面和沟槽的内壁上的第一栅氧预备层；在第一栅氧预备层的表面上形成第一栅极预备层；以及去除位于衬底的表面上的第一栅极预备层和第一栅氧预备层，并将剩余的第一栅极预备层作为第一栅极，将剩余的第一栅氧预备层作为第一栅氧层，第一栅极和第一栅氧层组成第一栅结构，且第一栅结构的上表面与衬底的上表面齐平。进一步地，形成第二栅结构和第三栅结构的步骤包括：在第二区域和第一栅结构的表面上形成极间氧化预备层，并在第一区域的表面上形成第二栅氧预备层；在第二栅氧预备层和极间氧化预备层的表面上沉积多晶硅层；刻蚀多晶硅层、第二栅氧预备层和极间氧化预备层至露出衬底的表面，并将第二区域中剩余的多晶硅层作为第二栅极，将第一区域中剩余的多晶硅层作为第三栅极，以及将剩余的极间氧化预备层作为极间氧化层，剩余的第二栅氧预备层作为第二栅氧层；以及在第二栅极和极间氧化层的侧壁上形成第一侧壁层，并在第三栅极和第二栅氧层的侧壁上形成第二侧壁层，且第二栅极、极间氧化层和第一侧壁层组成第二栅结构，第三栅极、第二栅氧层和第二侧壁层组成第三栅结构。进一步地，形成极间氧化预备层和第二栅氧预备层的步骤包括：形成覆盖于第二区域和第一区域的表面上的极间氧化材料层；去除位于第一区域中的极间氧化材料层，并将剩余的
极间氧化材料层作为极间氧化预备层；以及形成覆盖第一区域的表面上的第二栅氧预备层。进一步地，在形成第一侧壁层和第二侧壁层的步骤之前，制作方法还包括：在第二栅结构两侧的衬底中以及第三栅结构两侧的衬底中形成LDD区；在形成第一侧壁层和第二侧壁层的步骤之后，制作方法还包括：在第二栅结构两侧的衬底中以及第三栅结构两侧的衬底中形成源漏区。应用本申请的技术方案，本申请提供的半导体器件结构通过在衬底的第二区域中设置沟槽并在沟槽中设置上表面与衬底的上表面齐平的第一栅结构，并在第一栅结构的表面上设置第二栅结构，以及在衬底的第一区域的表面上设置第三栅结构，使得第二栅结构和第三栅结构位于同一平面或位于接近的平面上，并使得制作第二栅结构和第三栅结构的工艺过程能够同时完成，从而减少了制作第二栅极和第三栅极所需的光刻及刻蚀工艺步骤，进而简化了制作半导体器件结构时的工艺步骤，并降低了制作半导体器件结构时的工艺难度。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了现有半导体器件结构的剖面结构示意图；图2示出了本申请实施方式所提供的半导体器件结构的剖面结构示意图；图3示出了本申请实施方式所提供的半导体器件结构的制作方法的流程示意图；图4示出了在本申请实施方式所提供的半导体器件结构的制作方法中，提供包括第一区域和第二区域的衬底，并且在第二区域中形成沟槽后的基体剖面结构示意图；图5示出了在图4所示的沟槽中形成上表面与衬底的上表面齐平的第一栅结构后的基体剖面结构示意图；图6示出了在图5所示的第二区域和第一栅结构的表面上形成极间氧化预备层，并在第一区域的表面上形成第二栅氧预备层后的基体剖面结构示意图；图7示出了在图6所示的第二栅氧预备层和极间氧化预备层的表面上沉积多晶硅层后的基体剖面结构示意图；图8示出了刻蚀图7所示的多晶硅层、第二栅氧预备层和极间氧化预备层以本文档来自技高网...

【技术保护点】
一种半导体器件结构，其特征在于，所述半导体器件结构包括：衬底，包括第一区域和第二区域，并且所述第二区域设置有沟槽；第一栅结构，设置于所述沟槽中；第二栅结构，设置于所述第一栅结构的表面上；第三栅结构，设置于所述第一区域的表面上。

【技术特征摘要】
1.一种半导体器件结构，其特征在于，所述半导体器件结构包括：衬底，包括第一区域和第二区域，并且所述第二区域设置有沟槽；第一栅结构，设置于所述沟槽中；第二栅结构，设置于所述第一栅结构的表面上；第三栅结构，设置于所述第一区域的表面上。2.根据权利要求1所述的半导体器件结构，其特征在于，所述第一栅结构包括设置于所述沟槽的内壁上的第一栅氧层，以及设置于所述第一栅氧层上且填充于所述沟槽中的第一栅极。3.根据权利要求1所述的半导体器件结构，其特征在于，所述第二栅结构包括依次设置于所述第一栅结构的表面上的极间氧化层和第二栅极，以及设置于所述第二栅极和所述极间氧化层的侧壁上的第一侧壁层。4.根据权利要求1所述的半导体器件结构，其特征在于，所述第三栅结构包括依次设置于所述第一区域的表面上的第二栅氧层和第三栅极，以及设置于所述第三栅极和所述第二栅氧层的侧壁上的第二侧壁层。5.根据权利要求3所述的半导体器件结构，其特征在于，所述极间氧化层为ONO层或者二氧化硅层。6.根据权利要求1至5中任一项所述的半导体器件结构，其特征在于，所述半导体器件结构还包括分别设置于所述第二栅结构两侧的所述衬底中以及设置于所述第三栅结构两侧的所述衬底中的源漏区。7.根据权利要求6所述的半导体器件结构，其特征在于，所述半导体器件结构还包括设置于所述第二栅结构两侧的所述衬底中和所述第三栅结构两侧的所述衬底中的LDD区。8.根据权利要求1至5所述的半导体器件结构，其特征在于，所述第一栅结构的上表面与所述衬底的上表面齐平。9.根据权利要求1至5中任一项所述的半导体器件结构，其特征在于，所述半导体器件结构为闪存结构、EPROM结构或者EEPROM结构；所述第一栅结构为浮栅结构，所述第二栅结构为控制栅结构，所述第三栅结构为选择栅结构。10.一种半导体器件结构的制作方法，其特征在于，所述制作方法包括以下步骤：提供包括第一区域和第二区域的衬底，并且在所述第二区域中形成沟槽；在所述沟槽中形成第一栅结构；以及在所述第一栅结构的表面上形成第二栅结构，并在所述第一区域的表面上形成第三栅结构。11.根据权利要求10所述的制作方法，其特征在于，形成所述...

【专利技术属性】
技术研发人员：王文博，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31