用于在半导体器件制造期间测量和测试半导体晶圆的技术包括在晶圆的顶表面上指定测试区以及在该晶圆的顶表面上的该测试区中蚀刻第一矩形沟槽和第二矩形沟槽。该些沟槽被定向为第一沟槽的长度垂直于第二沟槽的长度，并且被定位成第一沟槽的长度若延伸则与第二沟槽的长度相交。硅-锗化合物被沉积到第一沟槽和第二沟槽中，并且从晶圆的测试区移取出该测试块。该测试块包括其中暴露了第一沟槽和第二沟槽两者的侧表面。用透射电子显微镜法扫描测试块的该侧表面以获取对硅-锗的测量。
【技术实现步骤摘要】
本专利技术涉及半导体工艺及器件。
技术介绍
自从早年德州仪器的Jack Kilby博士专利技术了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多专利技术和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。华力微电子有限公司TM是致力于半导体器件和工艺研发的领先的半导体制造公司之一。半导体制造的一个重要方面是提供晶圆上的测试块以确保制造于该晶圆上的半导体器件的质量。例如，通过与实际器件共用相同的底层半导体基板并且经历实际器件所经历的部分工艺，测试块提供了一种用于测试和验证器件的有效途径。已经有常规的测试块及其使用方法，但遗憾的是有不足之处。因此，需要关于测试块的改善的系统和方法。
技术实现思路
本专利技术涉及半导体器件及其方法。具体而言，本专利技术的实施例提供用于在半导体器件制造期间测量和测试半导体晶圆的技术，这涉及在晶圆的顶表面上指定测试区以及在该晶圆的顶表面上的该测试区中蚀刻第一矩形沟槽和第二 矩形沟槽。该些沟槽被定向为第一沟槽的长度垂直于第二沟槽的长度，并且被定位成第一沟槽的长度若延伸则与第二沟槽的长度相交。还提供了其他实施例。在一实施例中，提出了用于在半导体器件制造工艺期间测量和测试半导体晶圆的方法。该方法包括在晶圆的顶表面上指定测试区以及在测试区内蚀刻第一和第二矩形沟槽。这些沟槽定向为使得第一沟槽的长度垂直于第二沟槽的长度。这些沟槽定位为使得第一沟槽的长度的延伸与第二沟槽的长度相交。在第一沟槽和第二沟槽中沉积硅-锗化合物。接下来，从晶圆的测试区中移取出测试块。第一沟槽和第二沟槽两者皆暴露在测试块的侧表面上。使用透射电子显微镜法扫描测试块的该侧表面以获取对硅-锗的测量。在另一实施例中，提供了一种从半导体晶圆切出的用于在半导体器件制造期间测量和测试该半导体晶圆的测试块。该测试块包括顶表面上的第一矩形沟槽和第二矩形沟槽。这些沟槽定向为使得第一沟槽的长度垂直于第二沟槽的长度。这些沟槽定位为使得第一沟槽的长度若延伸则与第二沟槽的长度相交。测试块的侧表面暴露第一沟槽和第二沟槽两者。应领会，本专利技术的实施例提供了优于常规技术的诸多优点。附图简述通过参考以下附图可以进一步理解各种实施例的性质和优势。在附图中，类似组件或特征可具有相同的附图标记。此外，同一类型的各种组件可通过加在附图标记之后的破折号和第二标记来区分，第二标记可在该些类似组件之间作出区分。若在说明书中仅使用了第一附图标记，则该描述适用于具有相同第一附图标记的这些类似组件中的任何组件，而不论第二附图标记如何。图1A是具有指定测试区的半导体晶圆的俯视图的图例。图1B是已从该晶圆的指定测试区移取出的常规测试块的俯视图的图例。图2A是嵌入式SiGe外延测试块的一个实施例的俯视图的图例。图2B是图2A中所图解的嵌入式SiGe外延测试块的该实施例的侧视图的图例。图3A是嵌入式SiGe外延测试块的另一实施例的俯视图的图例。图3B是图3A中所图解的嵌入式SiGe外延测试块的该实施例的侧视图的图例。图4是用于在半导体器件制造期间测量和测试半导体晶圆的工艺的一个实施例的流程图。具体实施方式本专利技术涉及半导体器件及其方法。具体而言，本专利技术的实施例提供用于在半导体器件制造期间测量和测试半导体晶圆的技术，这涉及在晶圆的顶表面上指定测试区以及在该晶圆的顶表面上的该测试区中蚀刻第一矩形沟槽和第二矩形沟槽。该些沟槽被定向为第一沟槽的长度垂直于第二沟槽的长度，并且被定位成第一沟槽的长度若延伸则与第二沟槽的长度相交。还提供了其他实施例。给出以下描述以使得本领域技术人员能够实施和使用本专利技术并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于范围广阔的实施例。由此，本专利技术并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。在以下详细描述中，阐述了许多特定细节以提供对本专利技术的透彻理解。然而，对于本领域技术人员显而易见的是，本专利技术的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免淡化本专利技术的专利技术点。请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有明确说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。而且，权利要求中未明确表示“用于执行特定功能的装置”、或“用于执行特定功能的步骤”的任意组件皆不应被理解为如35USC第112章节第6段 中所规定的“装置”或“步骤”条款。特别地，在此处的权利要求中使用“….的步骤”或“….的动作”并不表示涉及35USC§112第6段的规定。注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。在半导体技术中，用于改善半导体器件性能的技术和方法是非常重要的课题。随着特征大小和栅格氧化物层不断缩小，载流子的迁移速率大幅降低。这导致降低的接通(ON)状态电流并且退化的器件性能。对于22nm高性能工艺，简单地降低关键尺寸是不足以满足器件性能要求的。对于P型金属-氧化物-半导体(PMOS)晶体管器件尤其如此，因为空穴迁移率比电子迁移率慢两倍。载流子迁移率是22nm或小于22nm的高性能技术的最重要和核心的因素，已经发展出硅-锗(SiGe)技术以通过提高载流子迁移率来改善器件性能。锗的电子迁移率是硅的两倍，以及锗的空穴迁移率是硅的四倍。例如，在90nm技术工艺中，在高性能逻辑器件的制造过程中使用SiGe源极/漏极(S/D)应力增强器。这已经成为SiGe技术的重要转折点。接下来的45nm、32nm以及22nm技术工艺使用嵌入式SiGe，并且锗含量已经从15％逐渐增加到40％。随着PMOS晶体管尺寸的缩小，嵌入式外延SiGe源极漏极(S/D)技术严重依赖于增强PMOS晶体管驱动电流。为了测试和测量嵌入式SiGe的性能，可从半导体晶圆中切出一测试块(例如，具有50*50um2的大小)。对该测试块使用椭偏仪以测量SiGe外延生长的厚度以及锗的浓度。其他测量，诸如其余生长工艺中的缺陷以及过量生长的厚度只能通过透射电子显微镜法(TEM)扫描来测量。这通常需要大量的样本，意味着需要更多的资源来进行失效分析。图1A是具有指定测试区的半导体晶圆100的俯视图的图例。在制造过程中在晶圆100的顶表面上的测试区中蚀刻沟槽以用于SiGe外延生长。在晶圆100本文档来自技高网...
【技术保护点】
一种用于在半导体器件制造期间测量和测试半导体晶圆的方法，所述方法包括：在所述晶圆的顶表面上指定测试区；在所述测试区内定义第一沟槽区域和第二沟槽区域；在所述晶圆的所述顶表面的所述测试区中蚀刻第一矩形沟槽和第二矩形沟槽，所述第一矩形沟槽和所述第二矩形沟槽定向为使得所述第一沟槽的长度基本垂直于所述第二沟槽的长度，并且定位为使得所述第一沟槽的长度若延伸则与所述第二沟槽的长度相交；在所述第一沟槽和所述第二沟槽中沉积硅‑锗化合物；从所述晶圆的所述测试区移取测试块，所述测试块包括其中暴露了所述第一沟槽和所述第二沟槽两者的侧表面；以及用透射电子显微镜法扫描所述测试块的所述侧表面以获取所述硅‑锗的测量。
【技术特征摘要】
1.一种用于在半导体器件制造期间测量和测试半导体晶圆的方法，所述方法包括：在所述晶圆的顶表面上指定测试区；在所述测试区内定义第一沟槽区域和第二沟槽区域；在所述晶圆的所述顶表面的所述测试区中蚀刻第一矩形沟槽和第二矩形沟槽，所述第一矩形沟槽和所述第二矩形沟槽定向为使得所述第一沟槽的长度基本垂直于所述第二沟槽的长度，并且定位为使得所述第一沟槽的长度若延伸则与所述第二沟槽的长度相交；在所述第一沟槽和所述第二沟槽中沉积硅-锗化合物；从所述晶圆的所述测试区移取测试块，所述测试块包括其中暴露了所述第一沟槽和所述第二沟槽两者的侧表面；以及用透射电子显微镜法扫描所述测试块的所述侧表面以获取所述硅-锗的测量。2.如权利要求1所述的方法，其特征在于，所述第一沟槽和所述第二沟槽相连接以在所连接的沟槽中形成直角。3.如权利要求1所述的方法，其特征在于，所述第一沟槽和所述第二沟槽由浅沟槽隔离区所隔开。4.如权利要求1所述的方法，其特征在于，所述第一沟槽的宽度等于所述第二沟槽的宽度。5.如权利要求1所述的方法，其特征在于，还包括：蚀刻第三矩形沟槽，所述第三矩形沟槽与所述第一沟槽平行并且具有不同于所述第一沟槽的宽度的宽度。6.如权利要求5所述的方法，其特征在于，所述第三沟槽的宽度与所述第一沟槽的宽度对准。7.如权利要求5所述的方法，其特征在于，所述第三沟槽的长度等于所述第一沟槽的长度。8.如权利要求1所述的方法，其特征在于，还包括：蚀刻与所述第一沟槽平行并且宽度渐变的多个附加矩形沟槽。9.如权利要求8所述的方法，其特征在于，所述平行的沟槽是均匀间隔开的。10.如权利要求1...
【专利技术属性】
技术研发人员：周海锋，谭俊，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。