一种过零检测电路制造技术

本发明专利技术属于模拟集成电路技术领域，具体的说涉及一种高压过零检测电路。本发明专利技术的电路与传统的电路相比，采用两个耗尽型高压NMOS管，其余全部为普通管，不仅实现了高压交流电的过零点检测。而且因为其结构简单且易于集成，大大节省了面积与成本。

【技术实现步骤摘要】

本专利技术属于模拟集成电路
，具体的说涉及一种高压过零检测电路。
技术介绍
传统无源二极管桥式整流器在是一种将交流转换为直流最广泛应用的电路结构，且其能适用于大多数场合，但是在大功率应用中，无源二极管桥式整流器会消耗很高的功率，使得其输入工作电压不能太高。而且为了增强无源二极管桥式整流器的散热能力，必须布设庞大的散热器，且需要单独的电路板装配这些散热器，导致成本居高不下。目前采用低损耗MOSFET替换全桥波式整流器中的二极管，以降低功率并提高工作电压。但是这种MOSFET桥式整流器在高压下器件易击穿，无法对高压交流电完成过零点检测。所以本专利技术提出一种新型高压过零检测电路。
技术实现思路
本专利技术的目的，是为了解决传统过零检测电路不能承受高压的缺点，提出了一种新型高压过零检测电路。本专利技术的技术方案为：一种过零检测电路,包括比较器电路、逻辑输出电路和反馈回路；所述比较器由第一二极管D1、第二二极管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成；其中，第一二极管D1的正极接外部交流输入信号，其负极通过第一电阻R1后接第一NMOS管N1的漏极；第一NMOS管N1的源极连接第一PMOS管P1的栅极与第三电阻R3的一端和第六电阻R6的一端；第二二极管D2的正极接外部交流输入信号，其负极通过第二电阻R2后接第二NMOS管N2的漏极，第二NMOS管N2的源极连接第二PMOS管P2的栅极与第四电阻R4的一端和第五电阻R5的一端；第一PMOS管P1的漏极接第五电阻R5的另一端，第二PMOS管P2的漏极接第六电阻R6的另一端；第一NMOS管N1的栅极、第二NMOS管N2的栅极、第三电阻R3的另一端和第四电阻R4的另一端均接地；所述逻辑输出电路由两部分构成，第一部分由第一NPN管Q1、第九电阻R9、第十一电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成；第二部分由第二NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第
六反相器INV6、第七反相器INV7、第八反相器INV8组成；其中，第一PMOS管P1的源极与第一NPN管Q1的基极、第九电阻R9的一端以及第三NMOS管N3的漏极连接；第二PMOS管P2的源极与第二NPN管Q2的基极、第十电阻R10的一端以及第四NMOS管N4的漏极连接；第一NPN管N1的发射极与第九电阻R9的另一端连接，第一NPN管N1的集电极与第十一电阻R11的一端，与第一反相器INV1的正极，与第三反相器INV3的正极连接；第一反相器INV1的负极与第二反相器INV2的正极连接，第十一电阻R11的另一端接电源，第二反相器INV2的负极为输出端口；第二NPN管N2的发射极与第十电阻R10的另一端连接，第二NPN管N2的集电极与第十二电阻R12的一端，与第五反相器INV5的正极，与第七反相器INV7的正极连接；第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻R12的另一端接电源，第六反相器INV6的负极为输出端口；所述反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七电阻R7构成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成；其中，第三反相器INV3的负极接第四反相器INV4的正极，第四反相器INV4的负极接第三NMOS管N3的栅极，第三NMOS管N3的源极接第七电阻R7的一端，第七电阻R7的另一端接地；其中第七反相器INV7的负极接第八反相器INV8的正极，第八反相器INV8的负极接第四NMOS管N4的栅极，第四NMOS管N4的源极接第八电阻R8的一端，第八电阻R8的另一端接地。本专利技术的有益效果为，使用两个耗尽型晶体管，其余为普通MOS管，不仅实现了高压交流电的过零点检测。而且因为其结构简单且易于集成，大大节省了面积与成本。附图说明图1为本专利技术提出的过零检测电路结构一种具体实现示意图；图2为本专利技术提出的过零检测电路的仿真结果示意图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：图1为本专利技术的过零检测电路，包括比较器电路，逻辑输出电路，反馈回路，比较器电路接外部交流信号输入，比较器输出端接到逻辑输出电路，输出电路的输出通过反馈电路反馈回比较器电路。如图1所示，本专利技术的一种过零检测电路，包括比较器电路，逻辑输出电路、反馈回路
构成；如图1所示，所述比较器由第一二极管D1、第二二极管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成，其中第一二极管的正极接外部交流输入信号，其负极接第一电阻R1的一端，R1的另一端接第一NMOS管N1的漏极，第一NMOS管N1的源极连接第一PMOS管P1的栅极与第三电阻R3的一端与第六电阻R6的一端；第二二极管的正极接外部交流输入信号，其负极接第二电阻R2的一端，R2的另一端接第二NMOS管N2的漏极，第二NMOS管N2的源极连接第二PMOS管P2的栅极与第四电阻R4的一端与第五电阻R5的一端；第一PMOS管P1的漏极接第五电阻R5的另一端，第二PMOS管P2的漏极接第六电阻R6的另一端；第一NMOS管N1的栅极第二NMOS管N2的栅极、第三电阻R3的另一端与第四电阻R4的另一端接地；第一PMOS管P1的源极与逻辑输出电路的第一NPN管Q1的基极，与第九电阻R9的一端，与第三NMOS管N3的漏极连接；第二PMOS管P2的源极与逻辑输出电路的第二NPN管Q2的基极，与第十电阻R10的一端，与第四NMOS管N4的漏极连接；所述逻辑输出电路由两部分构成，第一部分由第一NPN管Q1、第九电阻R9、第十一电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成。第二部分由第二NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成。其中第一NPN管N1的发射极与第九电阻R9的另一端连接，第一NPN管N1的集电极与第十一电阻R11的一端，与第一反相器INV1的正极，与第三反相器INV3的正极连接；第一反相器INV1的负极与第二反相器INV2的正极连接，第十一电阻R11的另一端接电源，第二反相器INV2的负极为输出端口；第二NPN管N2的发射极与第十电阻R10的另一端连接，第二NPN管N2的集电极与第十二电阻R12的一端，与第五反相器INV5的正极，与第七反相器INV7的正极连接；第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻R12的另一端接电源，第六反相器INV6的负极为输出端口；所述反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七电阻R7构成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成；其中第三反相器INV3的负极接第四本文档来自技高网...

【技术保护点】
一种过零检测电路,包括比较器电路、逻辑输出电路和反馈回路；所述比较器由第一二极管D1、第二二极管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成；其中，第一二极管D1的正极接外部交流输入信号，其负极通过第一电阻R1后接第一NMOS管N1的漏极；第一NMOS管N1的源极连接第一PMOS管P1的栅极与第三电阻R3的一端和第六电阻R6的一端；第二二极管D2的正极接外部交流输入信号，其负极通过第二电阻R2后接第二NMOS管N2的漏极，第二NMOS管N2的源极连接第二PMOS管P2的栅极与第四电阻R4的一端和第五电阻R5的一端；第一PMOS管P1的漏极接第五电阻R5的另一端，第二PMOS管P2的漏极接第六电阻R6的另一端；第一NMOS管N1的栅极、第二NMOS管N2的栅极、第三电阻R3的另一端和第四电阻R4的另一端均接地；所述逻辑输出电路由两部分构成，第一部分由第一NPN管Q1、第九电阻R9、第十一电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成；第二部分由第二NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成；其中，第一PMOS管P1的源极与第一NPN管Q1的基极、第九电阻R9的一端以及第三NMOS管N3的漏极连接；第二PMOS管P2的源极与第二NPN管Q2的基极、第十电阻R10的一端以及第四NMOS管N4的漏极连接；第一NPN管N1的发射极与第九电阻R9的另一端连接，第一NPN管N1的集电极与第十一电阻R11的一端，与第一反相器INV1的正极，与第三反相器INV3的正极连接；第一反相器INV1的负极与第二反相器INV2的正极连接，第十一电阻R11的另一端接电源，第二反相器INV2的负极为输出端口；第二NPN管N2的发射极与第十电阻R10的另一端连接，第二NPN管N2的集电极与第十二电阻R12的一端，与第五反相器INV5的正极，与第七反相器INV7的正极连接；第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻R12的另一端接电源，第六反相器INV6的负极为输出端口；所述反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七电阻R7构成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成；其中，第三反相器INV3的负极接第四反相器INV4的正极，第四反相器INV4的负极接第三NMOS管N3的栅极，第三NMOS管N3的源极接第七电阻R7的一端，第七电阻R7的另一端接地；其中第七反相器INV7的负极接第八反相器INV8的正极，第八反相器INV8的负极接第四NMOS管N4的栅极，第四NMOS管N4的源极接第八电阻R8的一端，第八电阻R8的另一端接地。...

【技术特征摘要】
1.一种过零检测电路,包括比较器电路、逻辑输出电路和反馈回路；所述比较器由第一二极管D1、第二二极管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成；其中，第一二极管D1的正极接外部交流输入信号，其负极通过第一电阻R1后接第一NMOS管N1的漏极；第一NMOS管N1的源极连接第一PMOS管P1的栅极与第三电阻R3的一端和第六电阻R6的一端；第二二极管D2的正极接外部交流输入信号，其负极通过第二电阻R2后接第二NMOS管N2的漏极，第二NMOS管N2的源极连接第二PMOS管P2的栅极与第四电阻R4的一端和第五电阻R5的一端；第一PMOS管P1的漏极接第五电阻R5的另一端，第二PMOS管P2的漏极接第六电阻R6的另一端；第一NMOS管N1的栅极、第二NMOS管N2的栅极、第三电阻R3的另一端和第四电阻R4的另一端均接地；所述逻辑输出电路由两部分构成，第一部分由第一NPN管Q1、第九电阻R9、第十一电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成；第二部分由第二NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成；其中，第一PMOS管P1的源极与第一NPN管Q1的基极、第九电阻R9的一端以及第三NMOS管N3...

【专利技术属性】
技术研发人员：方健，朱弼文，辛世杰，杨舰，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51