实施方式的半导体装置具备半导体层、设置在半导体层上的第1绝缘膜、设置在第1绝缘膜上的第1导电层、设置在半导体层上及第1导电层上的第2绝缘膜、设置在第2绝缘膜上的第2导电层、将半导体层与第2导电层连接的第1接点部、及将第1导电层与第2导电层连接的第2接点部，且半导体层与和第2接点部相邻的第2绝缘膜的上部的距离比半导体层与和第1接点部相邻的第2绝缘膜的上部的距离大，第2接点部的宽度比第1接点部的宽度宽。
【技术实现步骤摘要】
相关申请本申请享有以日本专利申请2015-48890号(申请日：2015年3月11日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体装置。
技术介绍
半导体装置具备例如用来将半导体层与配线层之间、或配线层与配线层之间电连接的接点部。接点部是通过将接触孔开口而形成。接触孔是通过利用光刻进行的光致抗蚀剂的图案化、及将经图案化的光致抗蚀剂作为掩膜的蚀刻而形成。在形成接触孔时，如果在基底表面有大的阶差，那么难以在阶差下的区域与阶差上的区域同时形成接触孔。如果接触孔的尺寸变小，那么更难以形成接触孔。接触孔的形成之所以变得困难，是因为基底阶差的大小超出光刻中使用的曝光装置的聚焦裕度。如果基底阶差的大小超出曝光装置的聚焦裕度，那么接触孔的尺寸会与设计值产生偏差，或产生接触孔未开口现象。如果接触孔的尺寸与设计值产生偏差，那么会产生接触电阻不均、或接触电阻增大之类的接触不良。而且，如果接触孔未开口，那么会产生配线间开路这种接触不良。接触不良会导致半导体装置的特性不良，因而成为问题。
技术实现思路
本专利技术的实施方式提供一种能够减少接触不良且提高可靠性的半导体装置。实施方式的半导体装置的特征在于：具备半导体层、设置在所述半导体层上的第1绝缘膜、设置在所述第1绝缘膜上的第1导电层、设置在所述半导体层上及所述第1导电层上的第2绝缘膜、设置在所述第2绝缘膜上的第2导电层、将所述半导体层与所述第2导电层连接的第1接点部、及将所述第1导电层与所述第2导电层连接的第2
接点部，且所述半导体层与和所述第2接点部相邻的所述第2绝缘膜的距离比所述半导体层与和所述第1接点部相邻的所述第2绝缘膜的上部的距离大，所述第2接点部的宽度比所述第1接点部的宽度宽。附图说明图1A、1B是第1实施方式的半导体装置的主要部分的示意图。图2是第1实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图3是第1实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图4是第1实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图5是第1实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图6是第1实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图7是第2实施方式的半导体装置的主要部分的示意图。图8是第2实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图9是第2实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图10是表示第2实施方式的第1变化例的接点部的图案的俯视图。图11是表示第2实施方式的第2变化例的接点部的图案的俯视图。图12是表示第2实施方式的第3变化例的接点部的图案的俯视图。图13是第3实施方式的半导体装置的主要部分的示意图。图14是第4实施方式的半导体装置的主要部分的示意图。图15是第4实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图16是第4实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图17是第4实施方式的半导体装置的制造方法中，制造中途的半导体装置的示意剖视图。图18是第5实施方式的半导体装置的主要部分的示意图。具体实施方式以下，一边参照附图，一边对本专利技术的实施方式进行说明。此外，在以下的说明中，对相同的部件等标注相同的符号，对于已说明过一次的部件等适当省略其说明。本说明书中，n+型、n型、n-型的记法是指n型的杂质浓度按n+型、n型、n-型的顺序降低。另外，p+型、p型、p-型的记法是指p型的杂质浓度按p+型、p型、p-型的顺序降低。(第1实施方式)本实施方式的半导体装置具备半导体层、设置在半导体层上的第1绝缘膜、设置在第1绝缘膜上的第1导电层、设置在半导体层上及第1导电层上的第2绝缘膜、设置在第2绝缘膜上的第2导电层、将半导体层与第2导电层连接的第1接点部、及将第1导电层与第2导电层连接的第2接点部，且半导体层与和第2接点部相邻的第2绝缘膜的上部的距离比半导体层与和第1接点部相邻的第2绝缘膜的上部的距离大，第2接点部的宽度比第1接点部的宽度宽。图1A、1B是形成着成为本实施方式的半导体装置的主要部分的沟槽的单元内的示意图。图1A是主要部分的示意剖视图，图1B是表示图1A的接点部的图案的俯视图。图1A相当于图1B的AA截面。在作为主要部分的单元的外周，形成着用来取得单元与外部的电气导通的焊盘或用来确保耐受电压的终端部等。本实施方式的半导体装置是具备沟槽构造的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。本实施方式的半导体装置是使导通状态的n型基极中的累积载流子密度在发射极侧增大的构造的IEGT(Injection Enhanced Gate Transistor，注入增强栅晶体管)。本实施方式的IGBT100具备集极电极10、p+型集极层12、n-型基极层14、p型基极层16、p型浮动层18、栅极电极20、虚设栅极电极22、n+型发射极层24、发射电极(第2导电层)26、及绝缘膜(第1绝缘膜)28。p型基极层16及n+型发射极层24为半导体层的一例。而且，IGBT100具备虚设栅极配线层(第1导电层)30、及层间绝缘膜(第2绝缘
膜)32。IGBT100还具备第1接点部(第1开口)50、第2接点部(第2开口)52、及接触插塞54。p+型集极层12、n-型基极层14、p型基极层16、及p型浮动层18例如由单晶硅(Si)形成。在各个层中，p型杂质例如为B(硼)，n型杂质例如为磷(P)或砷(As)。集极电极10例如为含有Al、Ti、Ni、Au等的金属的积层构造。在集极电极10上，设置p+型集极层12。在p+型集极层12上设置n-型基极层14。n-型基极层14作为IGBT100的漂移层发挥功能。在n-型基极层14上设置p型基极层16。而且，在n-型基极层14上设置p型浮动层18。p型浮动层18与周围电绝缘。IGBT100在n-型基极层14及p型基极层16之间，具备隔着绝缘膜(第1绝缘膜)28而设置的栅极电极20。而且，在n-型基极层14、p型浮动层18之间，具备隔着绝缘膜28而设置的虚设栅极电极22。栅极电极20与p型基极层16之间的绝缘膜28作为栅极绝缘膜发挥功能。在IGBT100中，形成将n+型发射极层24作为源极、将n-型基极层14作为漏极、将p型基极层16作为基极、将绝缘膜28作为栅极绝缘膜、以及将栅极电极20作为栅极的MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)构造。栅极电极20与虚设栅极电极22例如为含有n型杂质的多晶硅。绝缘膜28例如为氧化硅膜。栅极电极20具备控制p型基极层16中的信道形成的功能。而且，虚设栅极电极22具备抑制p型浮动层18的电位变动的影响波及到栅极电极20的电位的功能。虚设栅极电极22与发射电极26为相同电位。在p型基极层16表面，选择性地设置n+型发射极层24。n+型发射极层24的n型杂质浓度高于n-型基极层14。在p型本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于具备：半导体层；第1绝缘膜，设置在所述半导体层上；第1导电层，设置在所述第1绝缘膜上；第2绝缘膜，设置在所述半导体层上及所述第1导电层上；第2导电层，设置在所述第2绝缘膜上；第1接点部，将所述半导体层与所述第2导电层连接；以及第2接点部，将所述第1导电层与所述第2导电层连接；并且所述半导体层与和所述第2接点部相邻的所述第2绝缘膜的上部的距离比所述半导体层与和所述第1接点部相邻的所述第2绝缘膜的上部的距离大；所述第2接点部的宽度比所述第1接点部的宽度宽。
【技术特征摘要】
2015.03.11 JP 2015-0488901.一种半导体装置，其特征在于具备：半导体层；第1绝缘膜，设置在所述半导体层上；第1导电层，设置在所述第1绝缘膜上；第2绝缘膜，设置在所述半导体层上及所述第1导电层上；第2导电层，设置在所述第2绝缘膜上；第1接点部，将所述半导体层与所述第2导电层连接；以及第2接点部，将所述第1导电层与所述第2导电层连接；并且所述半导体层与和所述第2接点部相邻的所述第2绝缘膜的上部的距离比所述半导体层与和所述第1接点部相邻的所述第2绝缘膜的上部的距离大；所述第2接点部的宽度比所述第1接点部的宽度宽。2.根据权利要求1所述的半导体装置，其特征在于进而具备：接触插塞，设置在所述第1接点部，且材料与所述第2导电层不同。3.根据权利要求2所述的半导体装置，其特征在于进而具备：侧壁，设置在所述第2接点部，且材料与所述接触插塞相同。4.根据权利要求3所述的半导体装置，其特征在于：在所述第2接点部的所述第1导电层侧，所述第2导电层与所述第1导电层相接。5.根据权利要求4所述的半导体装置，其特征在于：所述第1导电层为多晶硅，所述接触插塞含有钨，所述第2导电层含有铝。6.根据权利要求4所述的半导体装置，其特征在于：所述第2接点部是多个，且所述多个第2接点部彼此相邻。7.根据权利要求4所述的半导体装置，其特征在于：所述第2接点部的端部的与所述半导体层的表面平行的面的形状为凹凸状。8.根据权利要求4所述的半导体装置，其特征在于：所述第2接点部的端部的与所述半导体层的表面平行的面的形状为波状。9.一种半导体装置，其特征在于具备：半导体层；第1绝缘膜，设置在所述半导体层上；第1导电层，设置在所述第1绝缘膜上；第2绝缘膜，设置在所述半导体层上；第3绝缘膜，设置在所述第1导电层上；第2导电层，设置在所述第2绝缘膜上；第3导电层，设置在所述第3绝缘膜上；第1接点部，将所述半导体层与所述第2导电层连接；第2接点部，将所述第1导电层与所述第3导电层连接，且宽度比所述第1接点部的宽度...
【专利技术属性】
技术研发人员：西川幸江，岸田基也，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。