半导体装置及其制造方法制造方法及图纸

本发明专利技术的实施方式提供一种进一步降低栅极电极与p型氮化物半导体层之间的电阻的半导体装置及其制造方法。实施方式的半导体装置具备：第一氮化物半导体层；第二氮化物半导体层，设置在所述第一氮化物半导体层之上；第一电极，设置在所述第二氮化物半导体层之上；第二电极，设置在所述第二氮化物半导体层之上；p型第三氮化物半导体层，设置在所述第二氮化物半导体层之上，且设置在所述第一电极与所述第二电极之间，且与所述第二氮化物半导体层相接；以及包含p型多晶硅的第三电极，设置在所述第三氮化物半导体层之上，且与所述第三氮化物半导体层相接。

【技术实现步骤摘要】
[相关申请案]本申请案享有以日本专利申请案2015-51464号(申请日：2015年3月13日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种半导体装置及其制造方法。
技术介绍
在HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)等半导体装置中，例如使用氮化物半导体作为其材料。这种半导体装置是通过在栅极电极与障壁层之间介设p型氮化物半导体层，而成为常断开。为了提高半导体装置的开关动作的控制性，较理想的是进一步降低栅极电极与p型氮化物半导体层之间的电阻。
技术实现思路
本专利技术要解决的问题在于提供一种进一步降低栅极电极与p型氮化物半导体层之间的电阻的半导体装置及其制造方法。实施方式的半导体装置具备：第一氮化物半导体层；第二氮化物半导体层，设置在所述第一氮化物半导体层之上；第一电极，设置在所述第二氮化物半导体层之上；第二电极，设置在所述第二氮化物半导体层之上；p型第三氮化物半导体层，设置在所述第二氮化物半导体层之上，且设置在所述第一电极与所述第二电极之间，且与所述第二氮化物半导体层相接；以及包含p型多晶硅的第三电极，设置在所述第三氮化物半导体层之上，且与所述第三氮化物半导体层相接。附图说明图1(a)是表示第一实施方式的半导体装置的主要部分的示意性剖视图。图1(b)是表
示第一实施方式的半导体装置的主要部分的示意性俯视图。图2(a)～图2(c)是表示第一实施方式的半导体装置的主要部分的制造过程的示意性剖视图。图3(a)～图3(c)是表示第一实施方式的半导体装置的主要部分的制造过程的示意性剖视图。图4(a)及(b)是表示第一实施方式的半导体装置的主要部分的制造过程的示意性剖视图。图5(a)～图5(c)是表示参考例的栅极电极的制造过程的示意性剖视图。图6是表示第二实施方式的半导体装置的主要部分的示意性剖视图。图7(a)～图7(c)是表示第二实施方式的半导体装置的主要部分的制造过程的示意性剖视图。图8(a)及(b)是表示第二实施方式的半导体装置的主要部分的制造过程的示意性剖视图。图9(a)及(b)是表示第三实施方式的半导体装置的主要部分的制造过程的示意性剖视图。图10(a)及(b)是表示第三实施方式的半导体装置的主要部分的制造过程的示意性剖视图。图11(a)～图11(c)是表示第四实施方式的半导体装置的主要部分的制造过程的示意性剖视图。图12(a)～图12(c)是表示第四实施方式的半导体装置的主要部分的制造过程的示意性剖视图。具体实施方式以下，一边参照图式，一边对实施方式进行说明。在以下的说明中，对于相同部件标注相同符号，对于已经说明过一次的部件，适当省略其说明。(第一实施方式)图1(a)是表示第一实施方式的半导体装置的主要部分的示意性剖视图。图1(b)是表示第一实施方式的半导体装置的主要部分的示意性俯视图。图1(a)是表示图1(b)的A1-A2线处的截面。图1(b)是表示图1(a)的B1-B2线处的截面。作为第一实施方式的半导体装置100，例示常断开型的HEMT作为一例。半导体装置100包括衬底10、缓冲层31、第一氮化物半导体层(以下，例如载子移动层33)、第
二氮化物半导体层(以下，例如障壁层34)、第一电极(以下，例如源极电极50)、第二电极(以下，例如漏极电极51)、第三氮化物半导体层(以下，例如p型GaN层35)、及第三电极(以下，例如栅极电极52)。衬底10例如包含硅(Si)。缓冲层31设置在衬底10上。缓冲层31包含氮化铝。载子移动层33设置在缓冲层31上。障壁层34设置在载子移动层33上。载子移动层33包含非掺杂氮化镓(GaN)、或非掺杂氮化铝镓(AlXGa1-XN(0≦X<1))。障壁层34包含非掺杂或n型氮化铝镓(AlYGa1-YN(0<Y≦1、X<Y))。在载子移动层33内的载子移动层33与障壁层34的界面附近产生有二维电子气(2DEG(Two-Dimensional Electron Gas))。源极电极50设置在障壁层34上。源极电极50例如具有包含钛(Ti)的障壁层50a、及包含铝(Al)的电极50b。源极电极50连接于障壁层34层。源极电极50与障壁层34欧姆接触。源极电极50例如沿X方向延伸。漏极电极51与源极电极50隔开地设置在障壁层34上。漏极电极51例如具有包含钛(Ti)的障壁层51a、及包含铝(Al)的电极51b。漏极电极51连接于障壁层34。漏极电极51与障壁层34欧姆接触。漏极电极51在Y方向设置在源极电极50的旁侧。漏极电极51沿X方向延伸。p型GaN层35设置在障壁层34上。p型GaN层35包含p型氮化镓(GaN)。p型GaN层35中所含的杂质元素例如为镁(Mg)、锌(Zn)等。p型GaN层35设置在源极电极50与漏极电极51之间。p型GaN层35连接于障壁层34。p型GaN层35沿X方向延伸。通过将p型GaN层35设置在非掺杂或n型障壁层34上，而使p型GaN层35下的电位上升，使p型GaN层35下的费米能级上升。由此，在p型GaN层35下，2DEG朝更低电位侧、即远离p型GaN层35的方向移动，半导体装置100成为常断开。栅极电极52设置在p型GaN层35上。栅极电极52与p型GaN层35欧姆接触。栅极电极52包含p型多晶硅。p型杂质元素例如为硼(B)。栅极电极52例如沿X方向延伸。此外，在半导体装置100中，在障壁层34上设置着保护层60。在保护层60上设置着层间绝缘膜61。保护层60例如包含硅氮化物(SiNx)等。层间绝缘膜61例如包含硅氧化物(SiOx)等。此外，源极电极50、漏极电极51、p型GaN层35及栅极电极52的数量并不限定于图示的数量。图2(a)～图4(b)是表示第一实施方式的半导体装置的主要部分的制造过程的示意性
剖视图。例如，如图2(a)所示，在衬底10上形成缓冲层31，在缓冲层31上使载子移动层33、障壁层34及p型GaN层35依序外延生长。在p型GaN层35的整个面，形成包含p型多晶硅的第一层52L。第一层52L为加工之前的栅极电极52。第一层52L例如通过减压CVD(Chemical Vapor Deposition，化学气相沉积)或ALD(Atomic Layer Deposition，原子层沉积)而形成。另外，第一层52L也可为对非掺杂多晶硅层离子注入硼，在氮气(N2)环境下加热而形成。加热温度为800℃～900℃。将载子移动层33、障壁层34、p型GaN层35及栅极电极52设为积层体30。而且，在栅极电极52上形成掩膜层90。接着，如图2(b)所示，通过RIE(Reactive Ion Etching，反应性离子蚀刻)而选择性地去除从掩膜层90露出的第一层52L、及从掩膜层90露出的第一层52L下的p型GaN层35。作为蚀刻气体，例如使用Cl系气体及F系气体的混合气体。由此，在障壁层34上选择性地形成包含p型GaN层35及p型多晶硅的栅极电极52。之后，去除掩膜层90。接着，如图2(c)所示，在障壁层34上及栅极电极52上形成保护层60。而且，在保护层60上形成掩膜层本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于具备：第一氮化物半导体层；第二氮化物半导体层，设置在所述第一氮化物半导体层之上；第一电极，设置在所述第二氮化物半导体层之上；第二电极，设置在所述第二氮化物半导体层之上；p型第三氮化物半导体层，设置在所述第二氮化物半导体层之上，且设置在所述第一电极与所述第二电极之间，且与所述第二氮化物半导体层相接；以及包含p型多晶硅的第三电极，设置在所述第三氮化物半导体层之上，且与所述第三氮化物半导体层相接。

【技术特征摘要】
2015.03.13 JP 2015-0514641.一种半导体装置，其特征在于具备：第一氮化物半导体层；第二氮化物半导体层，设置在所述第一氮化物半导体层之上；第一电极，设置在所述第二氮化物半导体层之上；第二电极，设置在所述第二氮化物半导体层之上；p型第三氮化物半导体层，设置在所述第二氮化物半导体层之上，且设置在所述第一电极与所述第二电极之间，且与所述第二氮化物半导体层相接；以及包含p型多晶硅的第三电极，设置在所述第三氮化物半导体层之上，且与所述第三氮化物半导体层相接。2.根据权利要求1所述的半导体装置，其特征在于：所述第三电极包含金属。3.根据权利要求2所述的半导体装置，其特征在于：所述金属的浓度是所述第三电极的上端高于下端。4.一种半导体装置的制造方法，其特征在于具备如下步骤：在第一氮化物半导体...

【专利技术属性】
技术研发人员：小川雅章，小林仁，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP