一种实现Displayport接口辅助通信通道的方法和Displayport接口技术

本发明专利技术公开了一种实现Displayport接口辅助通信通道的方法和一种Displayport接口，该方法包括：利用Zynq7000平台的可编程逻辑在接收端设备中设计EDID IP核，用于发送端设备获取接收端设备的EDID信息；利用Zynq7000平台的可编程逻辑设计帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平。Cortex‑A9嵌入式处理器只要将相关信息写入EDID IP核和帧封装IP核的相应地址，无需参与发送端设备获取EDID信息的过程和帧封装过程，解决了单纯通过软件来实现复杂度大的问题。

【技术实现步骤摘要】

本专利技术涉及计算机硬件
，特别涉及一种实现Displayport接口辅助通信通道的方法和一种Displayport接口。
技术介绍
当前视频分辨率进入4K/8K高清领域，对于传输链路的带宽要求也越来越高。由于Displayport接口物理链路的电气性能一致性很难保证，所以Displayport接口中设计了一套独立于数据信号线以外的辅助通信通道。发送端设备在建立连接时，首先通过辅助通信通道获取描述接收端设备视频属性的EDID(Extended Display Identification Data，扩展显示标识数据)信息，然后通过辅助通信通道发起链路训练，并获取接收端设备的反馈信息，由此来达成发送端设备和接收端设备双方关于速率和链路数目的一致性。发送端设备和接收端设备通过辅助通信通道交互时，经常涉及到一些嵌入式处理器不便于实现的操作，比如发送端设备获取接收端设备的EDID信息、接收端设备同步并采样辅助通信通道的信号电平、各种数据帧的封装等。目前针对Displayport接口的辅助通信通道的一站式硬件方案很少，单纯通过软件实现的复杂度大、可行性低。
技术实现思路
为了解决目前通过软件实现Displayport接口辅助通信通道复杂度大、可行性低的问题，本专利技术提供了一种实现Displayport接口辅助通信通道的方法和一种Displayport接口。依据本专利技术的一个方面，本专利技术提供了一种实现Displayport接口辅助通信通道的方法，包括：利用Zynq7000平台的可编程逻辑在接收端设备中设计EDID IP核，用于发送端设备获取接收端设备的EDID信息；利用Zynq7000平台的可编程逻辑设计帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平。其中，所述在接收端设备中，利用Zynq7000平台的可编程逻辑设计EDID IP核，具体包括：利用Zynq7000平台集成的Block RAM设计一个存储器，用于存储接收端设备的EDID信息；设计AXI_Lite类型的第一从设备接口，将所述存储器通过所述第一从设备接口连接到Zynq7000平台集成的Cortex-A9嵌入式处理器，使所述Cortex-A9嵌入式处理器可以通过地址访问的方式配置所述存储器中的EDID信息；设计IIC类型的第二从设备接口，使发送端设备可以通过所述第二从设备接口读取所述存储器中的EDID信息。其中，所述利用Zynq7000平台的可编程逻辑设计帧封装IP核，具体包括：设计AXI类型的第三从设备接口，将所述帧封装IP核通过所述第三从设备接口连接到Zynq7000平台集成的Cortex-A9嵌入式处理器，使所述Cortex-A9嵌入式处理器可以通过所述第三从设备接口访问所述帧封装IP核；在所述帧封装IP核中设计第一寄存器，用于存储命令码、命令长度和访问地址；在所述帧封装IP核中设计第二寄存器，用于存储数据长度；在所述帧封装IP核中设计一个FIFO存储器，用于存储需要发送的数据；利用所述Cortex-A9嵌入式处理器填写所述第一寄存器和所述FIFO存储
器；利用所述Cortex-A9嵌入式处理器填写所述第二寄存器，所述帧封装IP核从所述第二寄存器中读取数据长度后将所述FIFO存储器中的数据封装成帧并发送；在所述帧封装IP核中设计第三寄存器，用于存储所述帧封装IP核收到的回复信号；填写所述第二寄存器之后，等待一段时间，利用所述Cortex-A9嵌入式处理器读取所述第三寄存器，获取数据传输是否成功的结果信息。其中，所述利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平，具体包括：将Zynq7000平台的可编程逻辑的一对差分管脚配置为BLVDS电平；通过转换电路将所述差分管脚的电流型差分电平转换为电压型差分电平；其中，所述转换电路包括上拉电阻、下拉电阻、第一转换电阻、第二转换电阻、第一电容和第二电容；所述上拉电阻一端连接电压源，另一端连接下拉电阻一端；所述下拉电阻另一端连接接地端；所述第一电容和第二电容与下拉电阻并联；所述第一转换电阻和第二转换电阻的一端分别连接至一对BLVDS电平差分信号线的其中一条，另一端共同连接在所述上拉电阻和下拉电阻的连接处。其中，所述方法还包括：当接收到频率为1MHz的辅助通信通道的信号电平时，以100MHz的采样频率对所述信号电平进行采样，并做两次本地时钟同步，从而防止亚稳态造成的系统不稳定。依据本专利技术的另一方面，本专利技术提供了一种Displayport接口，包括在Zynq7000平台上实现的EDID IP核和帧封装IP核，以及Zynq7000平台的可编程逻辑的一对差分管脚和集成的Cortex-A9嵌入式处理器；所述EDID IP核，用于发送端设备获取接收端设备的EDID信息；所述帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；所述差分管脚，用于发送辅助通信通道的差分信号电平；所述Cortex-A9嵌入式处理器，用于控制所述Displayport接口进行数据通信。其中，所述EDID IP核包括存储器、AXI_Lite类型第一从设备接口和IIC类型的第二从设备接口；所述存储器，用于存储接收端设备的EDID信息；所述EDID IP核通过所述第一从设备接口与所述Cortex-A9嵌入式处理器相连，使所述Cortex-A9嵌入式处理器可以通过地址访问的方式配置所述存储器中的EDID信息；所述EDID IP核通过所述第二从设备接口与所述帧封装IP核相连，使发送端设备可以通过所述第二从设备接口读取所述存储器中的EDID信息。其中，所述帧封装IP核包括AXI类型的第三从设备接口、第一寄存器、第二寄存器、FIFO存储器和第三寄存器；所述帧封装IP核通过所述第三从设备接口与所述Cortex-A9嵌入式处理器相连，使所述Cortex-A9嵌入式处理器可以通过所述第三从设备接口访问所述帧封装IP核；所述第一寄存器，用于存储命令码、命令长度和访问地址；所述第二寄存器，用于存储数据长度；所述FIFO存储器，用于存储需要发送的数据；所述Cortex-A9嵌入式处理器填写所述第一寄存器和所述FIFO存储器后，填写所述第二寄存器；所述帧封装IP核从所述第二寄存器中读取数据长度后将FIFO存储器中的数据封装成帧并发送；所述第三寄存器，用于存储所述帧封装IP核收到的回复信号；所述Cortex-A9嵌入式处理器填写所述第二寄存器之后，等待一段时间，读取所述第三寄存器，获取数据传输是否成功的结果信息。其中，所述Displayport接口还包括转换电路；所述Zynq7000平台的可编程逻辑的一对差分管脚配置为BLVDS电平，所述转换电路将所述差分管脚的电流型差分电平转换为电压型差分电平；所述转换电路包括上拉电阻、下拉电阻、第一转换电阻、第二转换电阻、第一电容和第二电容；所述上拉电阻一端连接电压源，另一端连接下拉电阻一端；所述下拉电阻另一端连接接地端；所述第一电容和第二电容与下拉电阻并联；所述第一转换电阻和第二转换电阻的一端分别连接至一对BLVDS电平差分信号线的其中一条，另一端共同连接在所述上拉电阻和下拉电阻的连接本文档来自技高网...

【技术保护点】
一种实现Displayport接口辅助通信通道的方法，其特征在于，所述方法包括：利用Zynq7000平台的可编程逻辑在接收端设备中设计EDID IP核，用于发送端设备获取接收端设备的EDID信息；利用Zynq7000平台的可编程逻辑设计帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平。

【技术特征摘要】
1.一种实现Displayport接口辅助通信通道的方法，其特征在于，所述方法包括：利用Zynq7000平台的可编程逻辑在接收端设备中设计EDID IP核，用于发送端设备获取接收端设备的EDID信息；利用Zynq7000平台的可编程逻辑设计帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平。2.如权利要求1所述的实现Displayport接口辅助通信通道的方法，其特征在于，所述在接收端设备中，利用Zynq7000平台的可编程逻辑设计EDID IP核，具体包括：利用Zynq7000平台集成的Block RAM设计一个存储器，用于存储接收端设备的EDID信息；设计AXI_Lite类型的第一从设备接口，将所述存储器通过所述第一从设备接口连接到Zynq7000平台集成的Cortex-A9嵌入式处理器，使所述Cortex-A9嵌入式处理器可以通过地址访问的方式配置所述存储器中的EDID信息；设计IIC类型的第二从设备接口，使发送端设备可以通过所述第二从设备接口读取所述存储器中的EDID信息。3.如权利要求1所述的实现Displayport接口辅助通信通道的方法，其特征在于，所述利用Zynq7000平台的可编程逻辑设计帧封装IP核，具体包括：设计AXI类型的第三从设备接口，将所述帧封装IP核通过所述第三从设备接口连接到Zynq7000平台集成的Cortex-A9嵌入式处理器，使所述Cortex-A9嵌入式处理器可以通过所述第三从设备接口访问所述帧封装IP核；在所述帧封装IP核中设计第一寄存器，用于存储命令码、命令长度和访
\t问地址；在所述帧封装IP核中设计第二寄存器，用于存储数据长度；在所述帧封装IP核中设计一个FIFO存储器，用于存储需要发送的数据；利用所述Cortex-A9嵌入式处理器填写所述第一寄存器和所述FIFO存储器；利用所述Cortex-A9嵌入式处理器填写所述第二寄存器，所述帧封装IP核从所述第二寄存器中读取数据长度后将所述FIFO存储器中的数据封装成帧并发送；在所述帧封装IP核中设计第三寄存器，用于存储所述帧封装IP核收到的回复信号；填写所述第二寄存器之后，等待一段时间，利用所述Cortex-A9嵌入式处理器读取所述第三寄存器，获取数据传输是否成功的结果信息。4.如权利要求1所述的实现Displayport接口辅助通信通道的方法，其特征在于，所述利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平，具体包括：将Zynq7000平台的可编程逻辑的一对差分管脚配置为BLVDS电平；通过转换电路将所述差分管脚的电流型差分电平转换为电压型差分电平；其中，所述转换电路包括上拉电阻、下拉电阻、第一转换电阻、第二转换电阻、第一电容和第二电容；所述上拉电阻一端连接电压源，另一端连接下拉电阻一端；所述下拉电阻另一端连接接地端；所述第一电容和第二电容与下拉电阻并联；所述第一转换电阻和第二转换电阻的一端分别连接至一对BLVDS电平差分信号线的其中一条，另一端共同连接在所述上拉电阻和下拉电阻的连接处。5.如权利要求1-4任一项所述的实现Displayport接口辅助通信通道的方法，其特征在于，所述方法还包括：当从辅助通信通道接收到频率为1MHz的信号电平时，...

【专利技术属性】
技术研发人员：舒玉龙，
申请(专利权)人：北京小鸟看看科技有限公司，
类型：发明
国别省市：北京;11