【技术实现步骤摘要】
本专利技术属于微电子
,涉及半导体材料制作工艺技术,特别是一种晶圆级单轴应变GeOI材料的制作方法,可用于制作超高速、低功耗、高集成度、光电集成电路所需的单轴应变GeOI晶圆。
技术介绍
传统的体Si材料的载流子迁移率很难满足未来高性能半导体器件和电路的需求。半导体Ge的电子与空穴迁移率分别是Si的2.8倍和4.2倍,其空穴迁移率是所有半导体中最高的。Ge还是优异的光电材料,在可见光到近红外探测器、调制器、光波导、光发射器、太阳电池等方面有着极为广泛的应用。由于禁带宽度只有0.67eV,Ge器件与电路漏电较大。GeOI,即绝缘层上锗材料具有“Ge/埋绝缘层/Si”三层结构,其中埋绝缘层阻碍了电流泄漏,解决了Ge材料的衬底漏电问题。应变技术可较大提升Ge的载流子迁移率,埋沟应变Ge的空穴迁移率可提高6-8倍。应变Ge将是16纳米及以下工艺的最佳沟道材料。结合了应变技术和GeOI优点的应变GeOI为研发新型的超高速、低功耗、抗辐射、高集成度器件和芯片提供了一种新的解决方案,在光电集成、系统级芯片等方面有着重要的应用前景。传统的应变GeOI是在绝缘层上硅SOI晶圆上直接生长应变Ge,或先在SOI晶圆上生长Ge组分渐变的SiGe层作虚衬底,再在该SiGe层上外延生长所需的应变Ge层,其主要缺点是位错密度高、只能是双轴应变、迁移率提升不高、SiGe虚衬底增加了热开销和制作成本、SiGe虚衬底严重影响了器件与电路的散热、应变Ge层临界厚度受Ge组分限制、高场下的空穴迁移率提升会退化等。2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作晶圆级 ...
【技术保护点】
基于非晶化与尺度效应的晶圆级单轴应变GeOI的制作方法,包括如下步骤:1)选取GeOI晶圆进行清洗,该GeOI晶圆包括顶层Ge层、SiO2埋绝缘层和Si衬底;2)在顶层Ge层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为4nm~10nm的SiO2层,以消除后续离子注入工艺的沟道效应;3)对顶层Ge层进行离子注入,以在顶层Ge层内部形成非晶化层;4)去除非晶化层上的SiO2层;5)在顶层Ge层上采用等离子体增强化学气相淀积PECVD工艺淀积‑1GPa以上的压应力SiN薄膜或淀积1GPa以上的张应力SiN薄膜;6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN薄膜刻蚀成宽度和间距均为0.1μm~0.15μm的SiN条状阵列,以消除SiN条宽度方向的应力,最终得到单轴张应力SiN条状阵列或单轴压应力SiN条状阵列;7)对带有SiN条状阵列的GeOI晶圆进行退火,进一步增强SiN条状阵列应力,并使非晶化层再结晶,同时使SiO2埋绝缘层发生塑性形变,保证SiN条状阵列去除后顶层Ge层的应力不消失;8)采用湿法刻蚀去除掉SiN条状阵列,得到晶圆级单轴应变GeOI材料。
【技术特征摘要】
1.基于非晶化与尺度效应的晶圆级单轴应变GeOI的制作方法,包括如下步骤:1)选取GeOI晶圆进行清洗,该GeOI晶圆包括顶层Ge层、SiO2埋绝缘层和Si衬底;2)在顶层Ge层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为4nm~10nm的SiO2层,以消除后续离子注入工艺的沟道效应;3)对顶层Ge层进行离子注入,以在顶层Ge层内部形成非晶化层;4)去除非晶化层上的SiO2层;5)在顶层Ge层上采用等离子体增强化学气相淀积PECVD工艺淀积-1GPa以上的压应力SiN薄膜或淀积1GPa以上的张应力SiN薄膜;6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN薄膜刻蚀成宽度和间距均为0.1μm~0.15μm的SiN条状阵列,以消除SiN条宽度方向的应力,最终得到单轴张应力SiN条状阵列或单轴压应力SiN条状阵列;7)对带有SiN条状阵列的GeOI晶圆进行退火,进一步增强SiN条状阵列应力,并使非晶化层再结晶,同时使SiO2埋绝缘层发生塑性形变,保证SiN条状阵列去除后顶层Ge层的应力不消失;8)采用湿法刻蚀去除掉SiN条状阵列,得到晶圆级单轴应变GeOI材料。2.根据权利要求1所述,其特征在于GeOI晶圆,其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格;顶层Ge层厚度为0.1μm~0.4μm。3.根据权利要求1所述的方法,其特征在于步骤3)中对顶层Ge层进行离子注入的工艺条件是:注入离子:C或Si或Ge或它们的任意组合;注入剂量:2E15cm-2~1.5E16cm-2;注入能量:60keV~80keV。4.根据权利要求1所述的方法,其特征在于,步骤4)中在去除非晶化层上的SiO2
\t层,是将带有SiO2层的GeOI晶圆在BHF溶液中浸泡15s~60s,以去除非晶化层上的SiO2层。5.根据权利要求1所述的方法,其特征在于,步骤5)中在顶层Si层上淀积1GPa以上张应力SiN薄膜的CVD工艺,采用等离子体增强化学气相淀积PECVD工艺,其中淀积张应力SiN薄膜参数如下:反应室温度400℃;高频HF功率为1.0kW~1.2kW;低频LF功率为0.2kW~...
【专利技术属性】
技术研发人员:苗东铭,戴显英,郝跃,祁林林,梁彬,焦帅,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。