电路制造技术

本公开涉及一种电路。根据实施例，一种电路包括：保护电压发生器，该保护电压发生器与第一电压节点、第二电压节点和接地电压节点耦合，该保护电压发生器被配置成用于基于该第一电压节点和该第二电压节点在多个第一节点处生成多个保护电压；以及电压保护阶梯结构，该电压保护阶梯结构耦合在该第一电压节点与低压电路之间，该电压保护阶梯结构在该多个第一节点与该多个保护电压耦合，该电压保护阶梯结构被配置成用于基于该第一电压节点和该多个保护电压生成第一低电压。

【技术实现步骤摘要】

本技术总体上涉及一种电路，并且具体是涉及用于保护电压发生电路和电压保护阶梯结构的设计来保护低压电路和设备。
技术介绍
大多数集成电路和设备被设计使用其内部加工技术被设计耐受的特定电压电源(如5V±10％)运行。在现代集成电路和存储器中，随着工艺特征大小(如晶体管)减小和运行速度增加，对更高电压电源的需要减小。然而，在许多情况下，外部供应的高电压由过去的用途、惯例或行业规格固定并且不能够容易针对耐受较低电压的工艺技术被降低。因此，在本领域中需要一种用于低压工艺集成电路和设备的降压电路和电压调节器。
技术实现思路
实施例是一种电路，该电路包括：保护电压发生器，该保护电压发生器与第一电压节点、第二电压节点和接地电压节点耦合，该保护电压发生器被配置成用于基于该第一电压节点和该第二电压节点在多个第一节点处生成多个保护电压；以及电压保护阶梯结构，该电压保护阶梯结构耦合在该第一电压节点与低压电路之间，该电压保护阶梯结构在该多个第一节点与该多个保护电压耦合，该电压保护阶梯结构被配置成用于基于该第一电压节点和该多个保护电压生成第一低电压。另一实施例是一种电路，该电路包括：电阻器阶梯结构，
该电阻器阶梯结构包括串联耦合在第一电源电压与接地电压之间数量为M的电阻器；偏压发生器电路，该偏压发生器电路包括数量为N的偏置电压发生器，这些偏置电压发生器具有与该电阻器阶梯结构耦合的多个输入端，这些偏置电压发生器被配置成用于在其多个输出端生成数量为N的偏置电压，其中，这些偏置电压发生器中的N-1个偏置电压发生器使其输出端与另一个偏置电压发生器的输入端耦合；以及共源共栅阶梯结构，该共源共栅阶梯结构包括串联耦合在该第一电源电压与低压设备之间的数量为N的共源共栅器件，这些共源共栅器件中的每个共源共栅器件与这些偏置电压之一耦合。进一步实施例是一种方法，该方法包括：将第一电源电压分压为第一组电压；生成多个保护电压，该多个保护电压中的第一保护电压基于该第一组电压中的两个电压和第二电源电压，该多个保护电压中的其他保护电压各自基于该第一组电压中的两个电压和该多个保护电压中的其他保护电压之一；以及基于该多个保护电压从该第一电源电压生成第一低电压。附图说明现在参考下面的说明并结合附图，以更完整地理解本技术及其优点，其中：图1是根据实施例的电压保护电路的框图；图2是根据实施例的电压保护电路的示意图；图3A、图3B和图3C是根据各实施例的电压保护电路的各部分的示意图；图4是根据另一个实施例的电压保护电路的示意图；图5A、图5B和图5C是根据实施例图4中的电压保护电路的运行的示意图；并且图6A、图6B、图6C、图6D、图6E和图6F是根据各实施例的电压保护电路中的保护电压生成的示例。具体实施方式下文详细讨论了当前实施例的制造和使用。然而，应认识到，本披露提供可以被体现在各种各样的具体环境中的许多可应用的创造性概念。所讨论的具体实施例仅说明制造和使用所披露的主题的特定方式，而并不限制不同实施例的范围。将关于具体上下文中的实施例来描述实施例，即，电压保护电路和操作电压保护电路的方法。本文中的各实施例中的某些实施例包括用于在通用串行总线(USB)设备、高速串行链路、计算机、或能够使用低压设备利用高压信号处理的任何系统中使用的可扩展式电压保护电路。在其他实施例中，各个方面还可以应用于涉及根据现有技术中已知的任何方式的任何类型的电压保护电路的其他应用。一般而言，使用本披露的实施例，设备能够利用生成多个电压的方案来保护内部电路。具体而言，本披露利用一组电压从那组电压生成基准电压来保护低压电路。这允许使用低压能动设备(如低压金属氧化物半导体场效应晶体管(MOSFET)用于高压信号处理。此外，本披露为低压电路提供与电源无关的高压保护。图1是根据实施例的电压保护电路100的框图。电压保护电路100包括保护电压发生电路102、电压保护电阻器阶梯结构104、低压电路/设备106和高压电路/设备108。图1中的这些组件和块仅仅以说明方式示出。其他电压保护电路实现方式可以包含更多或更少组件/块。具体而言，本披露的实施例可以用多个电压保护阶梯结构、多个低压电路/设备和多个高压电路/设备来实现。保护电压发生电路102接收电源电压V电源和高电压VH并输出多个保护电压Vpr_1、Vpr_2和Vpr_N。保护电压发生电路102与低基准电压(如在图1中显示为地，虽然可以使用其他低基准电压)耦合。基于电源电压V电源和高电压VH生成该多个保护电压。在某些实施例中，这些保护电压Vpr中的每个保护电压由保护电压发
生电路102内不同保护电压级生成。取决于高压VH的值和保护电压发生电路102内的组件的最大耐受电压，所生成的保护电压Vpr的数量是可扩展的。保护电压发生电路102被配置成用于自动生成该多个保护电压Vpr，这些保护电压被提供至电压保护阶梯结构104。在某些实施例中，电压VH具有多个状态，其中，在每种状态下，该电压可以是不同的值。例如，在正常状态下，该电压可以是高电压信号，如大约6V，而在低功率状态下，电压VH可以是低电压信号，如从大约0V到大约0.75V。保护电压发生电路102被配置成用于针对电压VH的所有状态自动地在适当的电压值提供该多个保护电压。电压保护阶梯结构104耦合在高电压VH与低压电路/设备106之间。电压保护阶梯电阻结构104从保护电压生成电路102接收该多个保护电压。在某些实施例中，使用该多个保护电压来对电压保护阶梯结构104的部件施加偏压从而使电压保护阶梯结构104能够将电压VH调节至适合于低压电路/设备106的更低电压。图2是根据实施例的电压保护电路100的示意图。图2中所展示的电压保护电路100包括保护电压发生电路102、多个电压保护阶梯结构104(1041、1042和104X)和多个低压电路/设备106(1061、1062和106X)。保护电压发生电路102包括具有数量为M的电阻器202和数量为N的保护电压发生级204(发生级1、发生级2和发生级N)的电阻器阶梯结构。在实施例中，M＝2N+1。电阻器202串联连接在高电压VH和低基准电压之间。高压节点VH可以是电源电压VDD，而低压节点可以是低基准电压，如地或VSS。在某些实施例中，取决于保护电压发生电路102的设计，电阻器202可以具有不同的值。在实施例中，电阻器2021具有比电阻器阶梯结构中的其他电阻器202中的任何电阻器更大的电阻值。该电阻器阶梯结构具有多个电压抽头，这些电压抽头被输入到保护电压发生级204中。保护电压发生级204从电阻器阶梯结构接收输入(Vin1
和Vin2)并且从或者保护电压发生级2041的V电源或者从前一保护电压发生级204的输出Vout接收另一输入(Vin3)。保护电压发生级204各自生成输出Vout，这些输出与电压保护阶梯结构104耦合并且还向上级联通过这些保护电压发生级204。例如，在所展示的实施例中，保护电压发生级1的输出级联至保护电压发生器级2的Vin3，并且保护电压发生器级2的Vout级联至保护电压发生级N的Vin3。通过具有来自电阻器202中的电阻器阶梯结构的各电压抽头和将保护电压发生级204的输出级联至下一个保护本文档来自技高网...

【技术保护点】
一种电路，其特征在于包括：保护电压发生器，所述保护电压发生器与第一电压节点、第二电压节点和接地电压节点耦合，所述保护电压发生器被配置成用于基于所述第一电压节点和所述第二电压节点在多个第一节点处生成多个保护电压；以及电压保护阶梯结构，所述电压保护阶梯结构耦合在所述第一电压节点与低压电路之间，所述电压保护阶梯结构在所述多个第一节点处与所述多个保护电压耦合，所述电压保护阶梯结构被配置成用于基于所述第一电压节点和所述多个保护电压生成第一低电压。

【技术特征摘要】
2014.11.20 US 14/549,4581.一种电路，其特征在于包括：保护电压发生器，所述保护电压发生器与第一电压节点、第二电压节点和接地电压节点耦合，所述保护电压发生器被配置成用于基于所述第一电压节点和所述第二电压节点在多个第一节点处生成多个保护电压；以及电压保护阶梯结构，所述电压保护阶梯结构耦合在所述第一电压节点与低压电路之间，所述电压保护阶梯结构在所述多个第一节点处与所述多个保护电压耦合，所述电压保护阶梯结构被配置成用于基于所述第一电压节点和所述多个保护电压生成第一低电压。2.如权利要求1所述的电路，其特征在于所述保护电压发生器进一步包括多个发生器级，每个级被配置成用于生成所述多个保护电压之一。3.如权利要求2所述的电路，其特征在于所述保护电压发生器进一步包括电阻器阶梯结构，所述发生器级中的每个发生器级具有第一输入、第二输入和第三输入，所述第一输入和所述第二输入分别与所述电阻器阶梯结构的第一电压抽头和第二电压抽头耦合。4.如权利要求3所述的电路，其特征在于所述多个发生器级中的第一发生器级具有与所述第二电压节点耦合的第三输入，并且其中所述多个发生器级中的第二发生器级具有与所述第一发生器级的输出耦合的第三输入。5.如权利要求3所述的电路，其特征在于所述多个发生器级中的每个发生器级进一步包括：第一p型金属氧化物半导体场效应晶体管，所述第一PMOS晶 体管具有与所述电阻器阶梯结构的所述第一电压抽头耦合的源极端子和与所述第一PMOS晶体管的漏极端子耦合的栅极端子；以及第二PMOS晶体管，所述第二PMOS晶体管具有与所述第一PMOS晶体管的所述漏极端子耦合的漏极端子、与所述第三输入耦合的源极端子以及与所述电阻器阶梯结构的所述第二电压抽头耦合的栅极端子。6.如权利要求3所述的电路，其特征在于所述多个发生器级中的每个发生器级进一步包括：第一n型金属氧化物半导体场效应晶体管，所述第一NMOS晶体管具有与所述电阻器阶梯结构的所述第一电压抽头耦合的漏极端子和与所述第一NMOS晶体管的漏极端子耦合的栅极端子；以及第一PMOS晶体管，所述第一PMOS晶体管具有与所述第一NMOS晶体管的源极端子耦合的漏极端子、与所述第三输入耦合的源极端子以及与所述电阻器阶梯结构的所述第二电压抽头耦合的栅极端子。7.如权利要求3所述的电路，其特征在于所述多个发生器级中的每个发生器级进一步包括：二极管，所述二极管具有与所述电阻器阶梯结构的所述第一电压抽头耦合的阳极端子；以及第一PMOS晶体管，所述第一PMOS晶体管具有与所述二极管的阴极端子耦合的漏极端子、与所述第三输入耦合的源极端子以及与所述电阻器阶梯结构的所述第二电压抽头耦合的栅极端子。8.如权利要求1所述的电路，其特征在于所述第一电压节点是第一电压信号，所述第二电压节点是第二电压信号，所述第二电压信号是正电压并且小于所述第一电压信号，并且其中所述多个保护电压中的每个保护电压是在所述第一电压信号与所述第二电压信号之 间的不同的电压。9.如权利要求8所述的电路，其特征在于所述多个保护电压中的相邻电压之间的差等于所述第二电压信号。10.如权利要求8所述的电路，其特征在于所述第...

【专利技术属性】
技术研发人员：P·巴拉，H·阿德瓦尼，
申请(专利权)人：意法半导体国际有限公司，
类型：新型
国别省市：荷兰;NL