本发明专利技术的实施方式提供一种能够减少电流崩塌，并且能够减少漏电流的半导体装置。半导体装置(1)具备：化合物半导体层(13)，设置在衬底(10)上；化合物半导体层(14)，设置在化合物半导体层(13)上，且带隙比化合物半导体层(13)大；以及栅极电极(17)，设置在化合物半导体层(14)上。栅极电极(17)的栅极长度比化合物半导体层(13)的厚度的2倍大，且为化合物半导体层(13)的厚度的5倍以下。
【技术实现步骤摘要】
[相关申请]本申请享有以日本专利申请2015-45976号(申请日：2015年3月9日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体装置，尤其是涉及一种使用化合物半导体的半导体装置。
技术介绍
使用氮化物半导体的电子器件被用于高速电子器件或功率器件。而且，作为使用氮化物半导体的半导体发光元件的发光二极管(LED)被用于显示装置或照明等。对功率器件要求高耐压及低接通电阻。耐压与接通电阻之间有由元件材料决定的取舍(trade off)关系，但通过使用氮化物半导体或碳化硅(SiC)等宽带隙半导体作为元件材料，而与硅相比，能够改善由材料决定的取舍关系，从而能够实现高耐压化及低接通电阻化。而且，使用GaN或AlGaN等氮化物半导体的元件因为具有优异的材料特性，所以能够实现高性能的功率器件。
技术实现思路
实施方式提供一种能够减少电流崩塌，并且能够减少漏电流的半导体装置。实施方式的半导体装置具备：第一化合物半导体层，设置在衬底上；第二化合物半导体层，设置在所述第一化合物半导体层上，且带隙比所述第一化合物半导体层大；以及栅极电极，设置在所述第二化合物半导体层上。所述栅极电极的栅极长度比所述第一化合物半导体层的厚度的2倍大，且为所述第一化合物半导体层的厚度的5倍以下。附图说明图1是实施方式的半导体装置的剖视图。图2是说明实施方式的栅极电极与通道层的条件的图。图3是表示将栅极长度作为参数的情况下的栅极电压与漏极电流的关系的曲线图。具体实施方式以下，参照附图对实施方式进行说明。但是，附图是示意性或概念性的图，各附图的尺寸及比率等未必与实际的尺寸及比率等相同。以下所示的若干个实施方式例示用来使本专利技术的技术思想具体化的装置及方法，而并非通过构成零件的形状、构造、配置等来指定本专利技术的技术思想。此外，在以下的说明中，对具有相同的功能及构成的要素标注相同符号，只在必要的情况下进行重复说明。[1]半导体装置的构成图1是实施方式的半导体装置1的剖视图。本实施方式的半导体装置1包含异质接面FET(HFET：Heterojunction Field Effect Transistor(异质接面场效应晶体管))、或高电子迁移率晶体管(HEMT：High Electron Mobility Transistor)。半导体装置1包括依次积层在衬底10上的缓冲层11、高电阻层12、通道层13、阻挡层14、及各种电极。衬底10包含例如以(111)面作为主面的硅(Si)衬底。作为衬底10，也可以使用蓝宝石(Al2O3)、碳化硅(SiC)、磷化镓(GaP)、磷化铟(InP)、或砷化镓(GaAs)等。而且，作为衬底10，也可以使用包含绝缘层的衬底。例如，作为衬底10，能够使用SOI(Silicon On Insulator，绝缘体上的硅)衬底。衬底10只要为能够使外延层生长的单晶衬底即可，并不限定于上文所列举的衬底。缓冲层11具有如下功能：缓和因形成在缓冲层11上的氮化物半导体层的晶格常数与衬底10的晶格常数的不同而产生的应变，并且控制形成在缓冲层11上的氮化物半导体层的结晶性。而且，缓冲层11具有抑制形成在缓冲层11上的氮化物半导体层中所含有的元素(例如镓(Ga))与衬底10的元素(例如硅(Si))发生化学反应的功能。缓冲层11含有例如AlXGa1-XN(0≦X≦1)。在本实施方式中，缓冲层11含有AlN。此外，缓冲层11并非本实施方式所必需的要素，也可以省略。高电阻层12具有提高半导体装置1的耐压的功能，主要提高漏极电极及衬底间的耐压。即，通过设置高电阻层12，而与高电阻层12的电阻相应的电压被施加到高电阻层12，因此能够将耐压提高与该电压大小相应的程度。高电阻层12包含掺杂着碳(C)
的氮化物半导体层，该氮化物半导体层含有例如InXAlYGa(1-X-Y)N(0≦X＜1、0≦Y＜1、0≦X+Y＜1)。在本实施方式中，高电阻层12含有掺杂着碳的GaN(C-GaN)。高电阻层12的碳浓度高于下述通道层13的碳浓度。高电阻层12的碳浓度例如设定为1×1017cm-3以上。高电阻层12的电阻值是根据半导体装置1所期望的耐压而适当设定。此外，高电阻层12并非本实施方式所必需的要素，也可以省略。通道层13是形成晶体管的通道(电流路径)的层。通道层13含有InXAlYGa(1-x-y)N(0≦X＜1、0≦Y＜1、0≦X+Y＜1)。通道层13较理想的是包含结晶性良好的(高品质的)氮化物半导体层。在本实施方式中，通道层13含有GaN。关于通道层13的更具体的构成，将在下文叙述。阻挡层14与通道层13构成异质接面。阻挡层14包含比通道层13的带隙大的氮化物半导体层。阻挡层14含有InXAlYGa(1-x-y)N(0≦X＜1、0≦Y＜1、0≦X+Y＜1)。在本实施方式中，阻挡层14含有未掺杂的AlGaN。所谓未掺杂，意指并未刻意地掺杂杂质，例如，在制造过程等中混入的程度的杂质量包含于未掺杂。在通道层13与阻挡层14的异质接面构造中，因为阻挡层14的晶格常数比通道层13小，所以会在阻挡层14产生应变。因该应变所引起的压电效应而导致在阻挡层14内产生压电极化，从而在通道层13与阻挡层14的界面附近产生二维电子气(2DEG：two-dimensional electron gas)。该二维电子气成为源极电极15及漏极电极16间的通道。此外，构成半导体装置1的多个半导体层是通过例如使用MOCVD(metal organic chemical vapor deposition，金属有机化学气相沉积)法的外延生长而依次形成。即，构成半导体装置1的多个半导体层包含外延层。源极电极15及漏极电极16相互隔开地设置在阻挡层14上。源极电极15与2DEG经由阻挡层14欧姆接触。同样地，漏极电极16与2DEG经由阻挡层14欧姆接触。即，源极电极15及漏极电极16分别构成为包含与2DEG欧姆接触的材料。作为源极电极15及漏极电极16，能够使用钛(Ti)、或Al/Ti的积层构造等。“/”的右侧表示下层，左侧表示上层。在阻挡层14上且源极电极15及漏极电极16间设置栅极电极17。为了提高栅极-漏极间的耐压，栅极电极17及漏极电极16间的距离设定得比栅极电极17及源极电极15间的距离长。栅极电极17与阻挡层14进行肖特基(Schottky)接合。即，栅极电极17构成为包含与阻挡层14肖特基接合的材料。图1所示的半导体装置1是肖特基障壁型HEMT。作为栅极电极17，能够使用镍(Ni)、或Au/Ni的积层构造等。通过栅极电极17与阻挡层14的接合而产生肖特基障壁，利用该肖特基障壁能够控
制漏极电流。而且，因为在二维电子气中流动的载子的迁移率较快，所以半导体装置1能够进行非常快的切换动作。此外，半导体装置1并不限定于肖特基障壁型HEMT，也可以是在阻挡层14与栅极电极17之间介置着栅极绝缘膜的MIS(Metal Insulator Semiconductor，金属绝缘体半导体)型HEMT。而且，也可以将接合型栅极构造应用于HEMT。接合型栅极构造是以如下方式构成，即，在阻挡层14上设置p型氮化物半导体层(例如G本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于具备：第一化合物半导体层，设置在衬底上；第二化合物半导体层，设置在所述第一化合物半导体层上，且带隙比所述第一化合物半导体层大；以及栅极电极，设置在所述第二化合物半导体层上；且所述栅极电极的栅极长度比所述第一化合物半导体层的厚度的2倍大，且为所述第一化合物半导体层的厚度的5倍以下。
【技术特征摘要】
2015.03.09 JP 2015-0459761.一种半导体装置，其特征在于具备：第一化合物半导体层，设置在衬底上；第二化合物半导体层，设置在所述第一化合物半导体层上，且带隙比所述第一化合物半导体层大；以及栅极电极，设置在所述第二化合物半导体层上；且所述栅极电极的栅极长度比所述第一化合物半导体层的厚度的2倍大，且为所述第一化合物半导体层的厚度的5倍以下。2.根据权利要求1所述的半导体装置，其特征在于：所述栅极电极的栅极长度比所述第一化合物...
【专利技术属性】
技术研发人员：大麻浩平，高田贤治，吉冈启，矶部康裕，洪洪，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。