【技术实现步骤摘要】
本专利技术涉及集成电路领域，具体涉及一种电容数值更大的深沟槽硅电容的制作方法。
技术介绍
在集成电路中，为了进一步减小芯片的体积，要尽量将电路中所有的原件，都集成在硅片上。图1是现有技术中的硅电容的结构，在图1中，硅衬底中的沟槽是垂直方向的，如何进一步增大电容数值，是一个问题，增大电容数值可以增大电容面积，但是在现有技术中，对于硅衬底的刻蚀技术是有限的，使得硅衬底的沟槽的深度增加是十分困难的。
技术实现思路
针对现有技术的不足，本专利技术公开了一种电容数值更大的深沟槽硅电容的制作方法。本专利技术的技术方案如下：一种电容数值更大的深沟槽硅电容的制作方法，包括以下步骤：步骤1、在硅衬底上表面生长一层第一硅氧化物；步骤2、在第一硅氧化物上表面覆盖一层光刻胶；之后进行光刻过程，在光刻胶上刻蚀出电容沟槽的开口；步骤3、使用湿法刻蚀的方法进行刻蚀过程，生成电容沟槽；所述电容沟槽由沟槽开口处到底部，横截面的面积越来越小；之后去除光刻胶；。步骤4、对沟槽进行重掺杂过程，形成重掺杂硅；步骤5、在重掺杂硅上生长第二硅氧化物；步骤6、在第二硅氧化物之上、电容沟槽中，生长多晶硅。本专利技术的有益技术效果是：在相同的沟槽深度下，本专利技术所述的方法制作出来的电容结构，电容面积大于现有技术，由基本的电路的原理中的电容定义可知，本专利技术的电容数值更大。附图说明图1是现有技术的结构图。图2是本专利技术所述的方法制作出来的结构图。图3是步骤2的示意图。图4是步骤3结束之后的示意图。具体实施方式图2是本专利技术所述的方法制作出来的结构图。如图2所示，本专利技术包括硅衬底1。硅衬底1的最上层为...
【技术保护点】
一种电容数值更大的深沟槽硅电容的制作方法，其特征在于，包括以下步骤：步骤1、在硅衬底上表面生长一层第一硅氧化物(2)；步骤2、在第一硅氧化物(2)上表面覆盖一层光刻胶(21)；之后进行光刻过程，在光刻胶(21)上刻蚀出电容沟槽的开口；步骤3、使用湿法刻蚀的方法进行刻蚀过程，生成电容沟槽(51)；所述电容沟槽(51)由沟槽开口处到底部，横截面的面积越来越小；之后去除光刻胶；。步骤4、对沟槽进行重掺杂过程，形成重掺杂硅(3)；步骤5、在重掺杂硅(3)上生长第二硅氧化物(4)；步骤6、在第二硅氧化物(4)之上、电容沟槽(51)中，生长多晶硅(5)。
【技术特征摘要】
1.一种电容数值更大的深沟槽硅电容的制作方法，其特征在于，包括以下步骤：步骤1、在硅衬底上表面生长一层第一硅氧化物(2)；步骤2、在第一硅氧化物(2)上表面覆盖一层光刻胶(21)；之后进行光刻过程，在光刻胶(21)上刻蚀出电容沟槽的开口；步骤3、使用湿法刻蚀的方法进行刻蚀过程...
【专利技术属性】
技术研发人员：吕耀安，
申请(专利权)人：无锡宏纳科技有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。