本发明专利技术涉及一种具有沟槽型MOS势垒肖特基二极管的半导体装置(10)，其具有：第一导电类型的半导体体积(12)，所述半导体体积(12)具有敷设有金属层(14)的第一侧(16)和在所述第一侧(16)中延伸的并且至少部分地以金属(14、14a)和/或以第二导电类型的半导体材料(40；41)填充的至少一个槽沟(18)，其中，所述槽沟(18)具有至少一个壁区段(20)，所述至少一个壁区段至少局部地具有氧化物层(22)。根据本发明专利技术，位于所述槽沟(18)旁的、敷设有所述金属层(14)的第一侧(16)的至少一个区域(24)具有位于所述金属层(14)和所述半导体体积(12)之间的、由所述第二导电类型的第一半导体材料(26)制成的层。
【技术实现步骤摘要】
本专利技术涉及根据权利要求1的前序部分的半导体装置以及根据并列权利要求的方法。由DE 10 2004 053 760 A1已知了这样的半导体装置以沟槽型(Trench)MOS势垒肖特基二极管为形式并且这样的半导体装置具有第一导电类型的半导体体积(Halbleitervolumen)，该半导体体积具有敷设有金属层的第一侧和在该第一侧延伸并且以掺杂的多晶硅填充的至少一个槽沟。此外，该槽沟在其壁部具有至少一个壁区段，该至少一个壁区段具有氧化物层。
技术介绍
肖特基二极管通常具有金属-半导体接触部或硅化物-半导体接触部。在肖特基二极管中在导通运行中不发生高注入并且因此省去了在关断时少数载流子的清除肖特基二极管相对快速地并且损失少地开关。在此，术语高注入表示以下状态，在该状态中所注入的少数载流子的密度达到多数载流子的数量级。然而，肖特基二极管具有相对高的漏电流，尤其是在更高的温度下、由于所谓的“势垒降低效应”而具有强电压相关性的情况下。此外，对于高的截止电压来说通常需要厚的且低掺杂的半导体层，这在高的电流时出现相对高的导通电压。因此，硅技术中的功率型肖特基二极管尽管好的开关行为但是不适合或者仅仅少数情况下适合于超过约100V的截止电压。
技术实现思路
根据本专利技术的半导体装置与开始时所提及的现有技术的区别在于权利要求1的区别性特征并且因此其特征在于：敷设有金属层的第一侧的位于所述槽沟旁的至少一个区域具有位于所述金属层和所述半导体体积之间的、由第二导电类型的第一半导体材料制成的层。根据本专利技术的半导体装置能够有利地用于高电压应用，其中，所述半导体装置同时具有相对小的导通电压、相对低的漏电流或截止电流以及相对小的开关损耗。此外，所述半导体装置在运行中具有相对高的稳健性。借助于所述氧化物层实现附加的势垒-氧化物-结构(沟槽型-MOS结构)。此外，根据本专利技术可以设置，替代p型掺杂的槽沟填充，使用金属层。所述金属层也能够例如包括两个或者甚至更多个——鉴于所述槽沟的深度叠置的——优选地不同的金属层(“金属层级”)。根据本专利技术的半导体装置在此也称作“TMBS-PN-P”。在此，“TMBS”表示在使用氧化物层的情况下实施的沟槽型MOS势垒肖特基二极管。此外，“PN”表示并联电连接至所述TMBS地起作用的PN二极管，并且“P”表示根据本专利技术位于金属层和半导体体积之间的由第二导电类型的第一半导体材料制成的层。在此P代表由p导电类型制成的层。在互补地结构化的构型中所述层将会是一个“N”层。接下来，首先描述和PN二极管一起的沟槽型MOS势垒二极管的特性，即首先在不考虑根据本专利技术的由第二导电类型的半导体材料制成的层的情况下。然而，所述描述基本上也能够适用于根据本专利技术的半导体装置，其中，根据本专利技术的半导体装置如上面已经阐述的那样部分地具有明显更好的电特性。从电方面看，根据本专利技术的半导体装置是MOS结构(相应于金属层、氧化物层和半导体体积)、肖特基二极管(在金属层和半导体体积之间的肖特基-势垒，其中，取决于相应的导电类型，金属层例如作为阳极并且半导体体积作为阴极起作用)和PN二极管(如后续还将阐述的那样)的组合。在此，金属层同时用作用于肖特基二极管的电极以及同样地用作用于PN二极管的电极，其中，所述电极例如总是为阳极。如此地选择半导体体积的掺杂(其例如实施为外延地构建的层，例如为所谓的“n-外延层”)，使得在以在导通方向中的高的电流运行时实现载流子到半导体体积的高注入。在TMBS-PN中电流沿导通方向首先仅仅流过肖特基二极管。随着电流增加，导通电流也越来越多地流过PN结。所述沟槽型MOS肖特基结构与PN二极管的并联连接保证：在导通运行时在较弱地掺杂的区域中的载
流子浓度比在肖特基二极管中的载流子高得多，但是比在PiN二极管中的载流子明显更低。由此实现在一方面导通电压和另一方面开关损耗之间的优化。附加地，所述TMBS-PN由于借助于PN二极管实现的所谓的“箝位功能(Klammerfunktion)”提供高的稳健性。优选地，如此实施所述PN二极管的击穿电压，使得其比肖特基二极管的击穿电压更低并且比MOS结构的击穿电压更低。在此，优选地如此实施根据本专利技术的半导体装置，使得所述半导体装置可以在击穿时以相对高的电流来运行。此外，优选地如此实施所述TMBS-PN，使得在半导体体积(“n-外延层”)和第二导电类型的第二半导体材料(在槽沟的底部处)之间不能够发生所谓的“电荷补偿”，并且同样实现在槽沟的底部的电“击穿”。然后，在击穿运行中电流仅仅流过PN结而不流过所述MOS结构的逆反层(Inversionsschicht)。因此，所述TMBS-PN拥有与PN二极管相似的稳健性。此外，在TMBS-PN中不必担心注入所谓的“热”载流子，因为在击穿时高的场强不位于所述MOS结构的附近。因此，作为齐纳二极管的所述TMBS-PN尤其适合于在机动车的发电机系统中的应用。另一方面，尽管用于屏蔽肖特基效应的沟槽型结构，但是肖特基二极管的特性在TMBS-PN中部分地继续存在。此外，漏电流或截止电流，尤其是在高的温度的情况下，明显高于PiN二极管的漏电流或者截止电流(“PiN”表示具有布置在p型掺杂和n型掺杂区域之间的本征导电区域的PN二极管，所述本征导电区域是未经掺杂的或者仅仅经弱掺杂的)。接下来，现在描述沟槽型MOS势垒肖特基二极管的连同PN二极管的连同根据本专利技术的由第二导电类型的第一半导体材料制成的在此称作“TMBS-PN-P”的层的特性。本专利技术能够实现硅沟槽型技术中的(或者由其他半导体材料制成的)新型的高截止的功率二极管，TMBS-PN-P，其相较于常规的PiN功率二极管在更低的导通电压时具有明显更小的关断损耗，并且相较于TMBS-PN在近乎相等的导通电压和关断损耗时具有明显更低的截止电流。此外，位于金属层和半导体体积之间的、由直接在肖特基-接触部下方
的第二导电类型的第一半导体材料(目前也称作“薄p层”)制成的层能够实现所述肖特基-接触部的附加屏蔽。由此能够明显地减小截止电流，尤其是在高的温度下，而无需提高导通电压和/或开关损耗。本专利技术的有利的扩展方案在从属权利要求中给出。有利的构型还在后续的说明书和附图中可见，其中，这些特征可以不仅单独地而且以不同的组合地有利，而无需再次对其进行明示。优选地，如前所述那样，根据本专利技术的半导体装置具有这样的半导体体积：所述半导体体积具有至少两个槽沟。特别地，当所述至少两个槽沟相对紧密地彼此相邻地布置时能够产生有利的作用，所述作用进一步改善半导体装置的特性。优选地，所述至少两个槽沟以条形即伸展地实施。也优选的是，所述至少两个槽沟基本上平行地彼此相邻地布置并且具有相对小的相互间距。替代地，槽沟也能够以集中的形式(“岛状”)实施，例如圆形或者六角形。至少两个槽沟的相邻布置的优点在于截止电流的减小。在截止方向上既在MOS结构中也在肖特基二极管以及PN二极管中形成空间电荷区。所述空间电荷区随着截止电压的增加而延展并且在小于所述TMBS-PN的击穿电压的电压的情况下在相邻槽沟之间的区域的中心处发生碰撞。由此屏蔽为高的截止电流负责的肖特基效应并且减小了截止电流。所述屏蔽效应强烈地取决于结构参数。所述结构参数尤其涉及相应槽沟本文档来自技高网...
【技术保护点】
一种具有沟槽型MOS势垒肖特基二极管的半导体装置(10)，其具有：第一导电类型的半导体体积(12)，所述半导体体积(12)具有敷设有金属层(14)的第一侧(16)和在所述第一侧(16)中延伸的并且至少部分地以金属(14、14a)和/或以第二导电类型的半导体材料(40；41)填充的至少一个槽沟(18)，其中，所述槽沟(18)具有至少一个壁区段(20)，所述至少一个壁区段至少局部地具有氧化物层(22)，其特征在于，位于所述槽沟(18)旁的、敷设有所述金属层(14)的第一侧(16)的至少一个区域(24)具有位于所述金属层(14)和所述半导体体积(12)之间的、由所述第二导电类型的第一半导体材料(26)制成的层。
【技术特征摘要】
2015.03.09 DE 102015204138.71.一种具有沟槽型MOS势垒肖特基二极管的半导体装置(10)，其具有：第一导电类型的半导体体积(12)，所述半导体体积(12)具有敷设有金属层(14)的第一侧(16)和在所述第一侧(16)中延伸的并且至少部分地以金属(14、14a)和/或以第二导电类型的半导体材料(40；41)填充的至少一个槽沟(18)，其中，所述槽沟(18)具有至少一个壁区段(20)，所述至少一个壁区段至少局部地具有氧化物层(22)，其特征在于，位于所述槽沟(18)旁的、敷设有所述金属层(14)的第一侧(16)的至少一个区域(24)具有位于所述金属层(14)和所述半导体体积(12)之间的、由所述第二导电类型的第一半导体材料(26)制成的层。2.根据权利要求1所述的半导体装置(10)，其中，所述半导体体积(12)具有至少两个槽沟(18)。3.根据权利要求1或2所述的半导体装置(10)，其中，所述至少一个槽沟(18)的底部(38)的至少一个区域(36)以第二半导体材料(40)填充，其中，所述第二半导体材料(40)是所述第二导电类型的半导体材料。4.根据以上权利要求中至少一项所述的半导体装置(10)，其中，所述至少一个槽沟(18)的底部(38)的区域(36)借助于离子注入而转换成所述第二导电类型的第二半导体材料(40)。5.根据以上权利要求中至少一项所述的半导体装置(10)，其中，所述半导体体积(12)的与敷设有所述金属层(14)的第一侧(16)背离地相对置的第二侧(30)敷设有导电的接触材料(28)，其中，所述半导体体积(12)的与所述接触材料(28)邻接的部分体积(34)比所述第一导电类型的其余的半导体体积(12)更强地掺杂。6.根据以上权利要求中至少一项所述的半导体装置(10)，其中，所述金属层(14)逐区段地或者通过所述氧化物层(22)或者通过由所述第二导电类型的第一半导体材料(26)制成的层或者通过所述第二导电类型的第二半导体材料(40)与所述第一导电类型的半导体体积(12)分离。7.根据以上权利要求中至少一项所述的半导体装置(10)，其中，所述第二导电类型的第一半导体材料(26)具有在约10纳米至约500纳米的层厚度(27...
【专利技术属性】
技术研发人员：N·曲，A·格拉赫，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：德国;DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。