包括具有多个电压状态的存储单元的存储系统及操作方法技术方案

在一种操作包括具有多个电压状态的存储单元的存储系统的方法中，在将最小电压电平与最大电压电平之间的多个测试电压顺序地施加至选中字线的同时，从选中页获取多个页数据。基于所述多个页数据来检测与多个电压状态之中的至少一些电压状态对应的中心电压。基于检测到的中心电压来设置读取电压。通过将设置的读取电压施加至选中字线来读取储存在选中页中的数据。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年3月6日提交的第10-2015-0031734号韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用整体合并于此。
本专利技术涉及一种电子设备，更具体地讲，涉及一种存储系统及其操作方法。
技术介绍
半导体存储器件由诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)等的半导体材料制造。半导体存储器件一般分为易失性存储器件和非易失性存储器件。易失性存储器当其电源被切断时丢失储存的数据。易失性存储器包括静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)等。非易失性存储器件即使在没有恒定电源时也保持储存的数据。非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)等。闪速存储器一般分为NOR闪速存储器和NAND闪速存储器。
技术实现思路
实施例提供一种具有改善的可靠性的存储系统及其操作方法。根据本专利技术的一个方面，提供一种用于操作包括具有多个电压状态的存储单元的存储系统的方法，包括：在将最小电压电平与最大电压电平之间的多个测试电压顺序地施加至选中字线的同时，从选中页获取多个页数据；基于所述多个页数据来检测与至少一些电压状态对应的中心电压；基于检测到的中心电压来设置读取电压；以及通过将设置的读取电压施加至选中字线来读取储存在选中页中的数据。根据本专利技术的另一方面，提供一种存储系统，包括：半导体单元阵列，包括分别连接至多个字线的多个页，其中，所述多个页中的每个包括具有多个电压状态的存储单元；以及控制器，适用于通过将最小电压电平与最大电压电平之间的多个测试电压顺序地施加至选中字线来从选中页获取多个页数据，基于所述多个页数据来检测与所述多个电压
状态之中的至少一些电压状态对应的中心电压，基于检测到的中心电压来设置读取电压，以及通过将设置的读取电压施加至选中字线来读取储存在选中页中的数据。根据本专利技术，能够提供一种具有改善的可靠性的存储系统及其操作方法。现在，在下文中将参照附图来更加充分地描述示例实施例；然而，本专利技术可以实现为不同形式且不应当理解为局限于本文所阐述的实施例。更确切地说，提供这些实施例使得本公开将是彻底和完整的，这些实施例将把示例实施例的范围充分地传达给本领域技术人员。在附图中，为了清楚起见可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，它可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终指代相同的元件。附图说明图1是示出根据本专利技术实施例的存储系统的框图。图2是示出图1的半导体存储器件的框图。图3是示出图2的存储单元阵列的框图。图4是示出当执行最低有效位(LSB)编程和最高有效位(MSB)编程时，存储单元的阈值电压分布的示图。图5是示出MSB编程完成之后，第一电压状态至第四电压状态被偏移的示图。图6是示出通过图1的存储系统来识别选中页的数据的操作方法的流程图。图7是示出图6的步骤S110的实施例的流程图。图8是示出测试电压的示图。图9是示出检测改变的第二电压状态至第四电压状态的中心电压的方法的示图。图10是示出响应于中心电压来设置读取电压的方法的示图。图11是示出查找表的概念图。图12是示出根据本专利技术实施例的存储系统的操作方法的流程图。图13是示出根据本专利技术另一实施例的存储系统的操作方法的流程图。图14是示出实现图1的控制器的实施例的框图。图15是示出图1的存储系统的应用示例的框图。具体实施方式在以下详细描述中，仅示出和描述了本专利技术的某些示例性实施例。如本领域技术人员所将认识到的，在全部不脱离本专利技术的精神或范围的情况下，可以以各种方式修改所描述的实施例。因此，附图和描述被认为在本质上是说明性的而非限制性的。在整个说明书中，当元件被称为“连接至”另一元件时，其可以直接连接至所述另一元件，或者可以在一个或更多个中间元件设置在它们之间的情况下间接连接至所述另一元件。另外，当元件被称为“包括”组件时，这表示该元件还可以包括其他组件。图1是示出根据本专利技术实施例的存储系统50的框图。参照图1，存储系统50包括半导体存储器件100和控制器200。半导体存储器件100在控制器200的控制下操作。半导体存储器件100包括存储单元阵列110和用于驱动存储单元阵列110的外围电路120。存储单元阵列110包括多个非易失性存储单元。外围电路120在控制器200的控制下操作。外围电路120在控制器200的控制下将数据编程至存储单元阵列110。外围电路120被配置为从存储单元阵列110读取数据并且擦除存储单元阵列110的数据。在实施例中，可以以页为单位来执行半导体存储器件100的读取操作和编程操作。可以以存储块为单位来执行半导体存储器件100的擦除操作。在编程操作期间，外围电路120可以从控制器200接收表示编程操作的物理块地址、写入数据和用于执行编程操作的命令。可以通过物理块地址来选择一个存储块和包括在其中的一个页。外围电路120可以将写入数据编程至选中页。在读取操作期间，外围电路120可以从控制器200接收表示读取操作的物理块地址以及用于执行读取操作的命令(在下文中，被称为读取命令)。可以通过物理块地址来选择一个存储块和包括在其中的一个页。外围电路120可以从选中页读取数据，以及将读取数据(在下文中，被称为页数据)输出至控制器200。在擦除操作期间，外围电路120可以从控制器200接收表示擦除操作的命令和物理块地址。物理块地址可以指定一个存储块。外围电路120可以擦除与物理块地址对应的存储块的数据。半导体存储器件100是非易失性存储器件。作为实施例，半导体存储器件100可以是闪速存储器件。控制器200控制半导体存储器件100的一般操作。控制器200被配置为响应于来自外部主机的请求来访问半导体存储器件100。控制器200包括随机存取存储器(RAM)210、存储器控制器220和错误校正块230。RAM 210在存储器控制器220的控制下操作。存储器控制器220被配置为控制半导体存储器件100的后台操作、读取操作、编程操作和擦除操作。存储器控制器220被配置为驱动用于控制半导体存储器件100的固件。当主机传送读取请求时，存储器控制器220可以将读取命令提供给半导体存储器件100，以识别与读取请求对应的页(即，选中页)的数据。存储器控制器220可以将包括在读取请求中的逻辑块地址转换为物理块地址。在实施例中，存储器控制器220用作闪存转换层FTL。存储器控制器220可以将转换的物理块地址和读取命令一起提供给半导体存储器件100。响应于读取命令，半导体存储器件100从选中页读取页数据，以及将读取的页数据传送至控制器200。错误校正块230在控制器200的控制下确定是否有错误包括在页数据中。例如，控制器200可以基于错误校正码来解码页数据。可以使用各种错误校正码。例如，诸如博斯-查德胡里-霍昆格姆码(Bose-Chaudhuri-Hocquenghem code，BCH码)、里德-索洛蒙码(Reed-本文档来自技高网...

【技术保护点】
一种操作存储系统的方法，存储系统包括具有多个电压状态的存储单元，所述方法包括：在将最小电压电平与最大电压电平之间的多个测试电压顺序地施加至选中字线的同时，从选中页获取多个页数据；基于所述多个页数据来检测与至少一些电压状态对应的中心电压；基于检测到的中心电压来设置读取电压；以及通过将设置的读取电压施加至选中字线来读取储存在选中页中的数据。

【技术特征摘要】
2015.03.06 KR 10-2015-00317341.一种操作存储系统的方法，存储系统包括具有多个电压状态的存储单元，所述方法包括：在将最小电压电平与最大电压电平之间的多个测试电压顺序地施加至选中字线的同时，从选中页获取多个页数据；基于所述多个页数据来检测与至少一些电压状态对应的中心电压；基于检测到的中心电压来设置读取电压；以及通过将设置的读取电压施加至选中字线来读取储存在选中页中的数据。2.如权利要求1所述的方法，其中，最小电压电平属于最低电压状态的电压范围之内。3.如权利要求1所述的方法，其中，最小电压电平包括负电压电平。4.如权利要求1所述的方法，其中，最大电压电平高于电压状态的电压范围。5.如权利要求1所述的方法，其中，定义与中心电压对应的默认电压，以及其中，设置读取电压的步骤包括：基于每个中心电压与对应的默认电压之间的差来设置读取电压。6.如权利要求1所述的方法，其中，存储系统储存查找表，在查找表中定义了与多个比较...

【专利技术属性】
技术研发人员：刘炳晟，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR