本实用新型专利技术提出了一种碳化硅功率半导体器件，通过在碳化硅外延层之上硅接触层以及在硅接触层之上形成二氧化硅栅氧层，使得硅接触层的硅与二氧化硅栅氧层的二氧化硅的晶格相匹配，能够大大减小二氧化硅栅氧层与硅接触层的界面陷阱电荷的数量，提高沟道载流子的迁移率，同时又具备碳化硅功率半导体器件耐高压、高温的特性。
【技术实现步骤摘要】
本技术属于基本电气元件领域，涉及半导体器件，特别涉及一种碳化硅功率半导体器件。
技术介绍
碳化硅作为第三代半导体材料，具有宽带隙、高热导率、高击穿场强、高饱和速度等优越性能，适合制作高温大功率、高温高频以及抗辐射器件，其被广泛的应用到各种功率半导体器件上，如金属氧化物半导体场效应晶体管(MOSFET)等。图1是现有的碳化硅半导体功率器件，主要包括：漏极 1、碳化硅衬底2 、缓冲层3、碳化硅外延层4 、pwell区5、接触孔区6、源极区7、二氧化硅栅氧层8、多晶硅栅9 、介质层10、源极11。二氧化硅栅氧层形成时，通常通过在碳化硅外延层热生长的方法在碳化硅外延层上形成二氧化硅栅氧层。然而，由于生长过程中二氧化硅与碳化硅材料的晶格不匹配，在二氧化硅栅氧层和碳化硅外延层和二氧化硅栅氧层的界面中会产生大量的悬挂键、碳簇和氧空位等缺陷电荷，造成碳化硅半导体功率器件器件反型沟道载流子迁移极低，会影响到器件的开启，耐压等，降低了器件性能。
技术实现思路
本技术旨在至少解决现有技术中存在的技术问题之一，提出了一种碳化硅功率半导体器件，该碳化硅功率半导体器件能够减小二氧化硅栅氧层与硅接触层的界面陷阱电荷的数量，提高沟道载流子的迁移率。为了实现本技术的上述目的，本技术的实施例提供了一种碳化硅功率半导体器件，包括：碳化硅衬底；形成在所述碳化硅衬底正面的缓冲层，所述缓冲层的导电类型与所述碳化硅衬底的导电类型相同；形成在所述缓冲层之上的碳化硅外延层以及形成在所述碳化硅外延层内的第一阱区，所述碳化硅外延层的导电类型与所述缓冲层的导电类型相同，与所述第一阱区的导电类型相反；形成在所述碳化硅外延层之上的硅接触层以及形成在所述硅接触层两侧的第二阱区，所述第二阱区与所述第一阱区接触，所述第一阱区的导电类型与所述第二阱区的导电类型相同；形成在每一侧的所述第二阱区内的源极区和接触孔区，所述源极区的导电类型与所述接触孔区的导电类型相反；依次形成在所述硅接触层之上的二氧化硅栅氧层、多晶硅栅层和源极;形成在所述碳化硅衬底背面的漏极。根据本技术的实施例，通过在碳化硅外延层之上硅接触层以及在硅接触层之上形成二氧化硅栅氧层，使得硅接触层的硅与二氧化硅栅氧层的二氧化硅的晶格相匹配，能够大大减小二氧化硅栅氧层与硅接触层的界面陷阱电荷的数量，提高沟道载流子的迁移率，同时又具备碳化硅功率半导体器件耐高压、高温的特性。优选地，所述碳化硅功率半导体器件还包括介质层，所述介质层位于所述多晶硅栅层和所述源极之间。优选地，所述介质层的材料为硼磷硅玻璃或聚酰亚胺。优选地，所述碳化硅衬底的掺杂浓度为1×1018cm-3-2.0×1018cm-3，所述缓冲层的掺杂浓度为0.5×1018cm-3-1.0×1018cm-3，所述碳化硅外延层的掺杂浓度为4.6×1015cm-3-5.5×1015cm-3。优选地，掺杂类型为线性分布或类高斯分布。优选地，所述接触孔区与所述源极形成欧姆接触。优选地，所述源极区的掺杂浓度为7.6×1015cm-3-8.5×1015cm-3。优选地，所述接触孔区的上表面被刻蚀掉部分，被刻蚀掉部分的厚度为3500A—4500A。优选地，所述硅接触层的掺杂浓度为1.5×1014cm-3-2.5×1014cm-3。本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。附图说明本技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是现有的N型碳化硅功率半导体器件的剖面示意图；图2是本技术实施例的N型碳化硅功率半导体器件的剖面示意图。具体实施方式下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。在本技术的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“正”、“背”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。在本技术的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。需要说明的是，本技术以下各实施例均以N型碳化硅功率半导体器件为例进行说明，对于P型碳化硅功率半导体器件，可以参照本技术实施例，相应改变掺杂类型即可，在此不再赘述。图2是本技术一个实施例中N型碳化硅功率半导体器件的剖面示意图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。图2中的N型碳化硅功率半导体器件可以作为N型MOSFET实施。从图中可见，本实施例中N型碳化硅功率半导体器件包括：碳化硅衬底102，在本实施例中，碳化硅衬底102的掺杂浓度为1×1018cm-3-2.0×1018cm-3优选地为1.5×1018cm-3 。碳化硅衬底的正面形成有缓冲层103，缓冲层103的导电类型与所述碳化硅衬底102的导电类型相同均为N型，缓冲层103的掺杂浓度为0.5×1018cm-3 -1.0×1018cm-3，优选地为0.6×1018cm-3，掺杂类型可以为线性分布或类高斯分布。缓冲层103之上形成有碳化硅外延层104，碳化硅外延层104的掺杂浓度为4.6×1015cm-3-5.5×1015cm-3，优选地为5×1015cm-3；以及碳化硅外延层104内形成有第一阱区105，碳化硅外延层104的导电类型与缓冲层103的导电类型均为N型，第一阱区105的导电类型为P型。其中，第一阱区105有两个，对称地分布在碳化硅外延层104的两侧靠近上表面的区域。碳化硅外延层104之上形成有硅接触层106，硅接触层106的掺杂浓度为1.5×1014cm-3-2.5×1014cm-3，优选地为2×1014cm-3；以及形成在硅接触层106两侧的第二阱区107，第二阱区107的底部与第一阱区105的上表面接触，其中，两侧的第二阱区107以硅接触层106为中心对称地分布第一阱区105的上方，第一阱区105的导电类型与第二阱区107的导电类型均为P型；每一侧的第二阱区107内形成有的源极区108和接触孔区109，源极区108和接触孔区109并排相邻设置，源极区108的导电类型为N型，第二阱区107为P型，源极区108掺杂浓度为7.6×1015cm-3-8.5×1015cm-3，优选地为8×1015cm-3，接触孔区109为P型，掺杂浓度为1×1014cm-3。依次形成在硅接触层106之上的二氧化硅栅氧层110、多晶硅栅层111和源极113，具体地，二氧化硅栅氧层110覆盖硅接触层106、第二阱区107和部分接触本文档来自技高网...
【技术保护点】
一种碳化硅功率半导体器件，其特征在于，包括：碳化硅衬底；形成在所述碳化硅衬底正面的缓冲层，所述缓冲层的导电类型与所述碳化硅衬底的导电类型相同；形成在所述缓冲层之上的碳化硅外延层以及形成在所述碳化硅外延层内的第一阱区，所述碳化硅外延层的导电类型与所述缓冲层的导电类型相同，与所述第一阱区的导电类型相反；形成在所述碳化硅外延层之上的硅接触层以及形成在所述硅接触层两侧的第二阱区，所述第二阱区与所述第一阱区接触，所述第一阱区的导电类型与所述第二阱区的导电类型相同；形成在每一侧的所述第二阱区内的源极区和接触孔区，所述源极区的导电类型与所述接触孔区的导电类型相反；依次形成在所述硅接触层之上的二氧化硅栅氧层、多晶硅栅层和源极;以及形成在所述碳化硅衬底背面的漏极。
【技术特征摘要】
1.一种碳化硅功率半导体器件，其特征在于，包括：碳化硅衬底；形成在所述碳化硅衬底正面的缓冲层，所述缓冲层的导电类型与所述碳化硅衬底的导电类型相同；形成在所述缓冲层之上的碳化硅外延层以及形成在所述碳化硅外延层内的第一阱区，所述碳化硅外延层的导电类型与所述缓冲层的导电类型相同，与所述第一阱区的导电类型相反；形成在所述碳化硅外延层之上的硅接触层以及形成在所述硅接触层两侧的第二阱区，所述第二阱区与所述第一阱区接触，所述第一阱区的导电类型与所述第二阱区的导电类型相同；形成在每一侧的所述第二阱区内的源极区和接触孔区，所述源极区的导电类型与所述接触孔区的导电类型相反；依次形成在所述硅接触层之上的二氧化硅...
【专利技术属性】
技术研发人员：李俊俏，朱超群，陈宇，
申请(专利权)人：比亚迪股份有限公司，
类型：新型
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。