基于半导体工艺的三维虚拟形状建模方法技术

本发明专利技术公开一种基于半导体工艺的虚拟形状建模方法。根据本发明专利技术的建模方法可以对如半导体或者平板显示面板制造工艺那样通过沉积以及蚀刻等工艺生成的产物进行三维虚拟形状建模。尤其，在将沉积后进行蚀刻的层形成到不平滑的先前层上的情况下，可利用二维投影方法简便地进行建模。

【技术实现步骤摘要】

本专利技术涉及一种对半导体或者平板显示面板制造工艺的产物进行三维建模的方法，其目的在于提供一种利用沉积/蚀刻顺序与掩膜数据而自动生成三维结构的三维虚拟形状建模方法。
技术介绍
在开发产品之前，提前进行模拟或者制造模型的方法作为能够减少产品开发过程中的错误并减少制造费用的方法而得到了发展，并且随着计算机系统的发展，利用电算程序进行建模的方法得到了显著的发展。例如，利用三维立体建模方法的现有产品有AutoCAD或者SolidWorks等。这种关于机械类产品的这种产物的制造水准相当高，所以多应用于制造现场。但是，设计半导体或者薄膜晶体管(TFT)显示器制造工艺的产物的情况有所不同。这种工艺实际上重复进行沉积以及蚀刻过程，并且其形状基本上根据掩膜而决定，但是厚度以及倾斜角等最终根据材料的特性以及暴露时间而决定。现有半导体或者显示器领域中，设计工艺产物的方法为利用掩膜的平面形状(二维数据)而生成三维结构的方法，其通过在二维CAD图上增加厚度信息而生成。但是，在工程中各个三维结构被累积而堆积，所以无法通过给二维掩膜平面增加厚度的方法进行层叠。换言之，需要进行根据下表面的形状改变层叠在上部的下一层的三维结构的作业，并且为了进行用于执行三维模拟的网格(Mesh)作业，需要整合各个相邻的面。以往在形状简单的情况下，用户可以直接进行编辑，但是随着半导体的集成化与复杂化的加速，其图案化以及沉积/蚀刻过程也变得复杂，从而到了无法用这种现有方式进行三维建模的状态。另外，即使为了使这种半导体或者显示器工艺产物的建模自动化而利用三维布尔引擎(Boolean Engine)，因其复杂度高而需要较长的生成时间，并
且，在结合性方面，产生针对浮点或者倾斜面的误差等的可能性较高。
技术实现思路
本专利技术涉及一种对半导体或者平板显示面板制造工艺的产物进行三维建模的方法，其目的在于提供一种利用沉积/蚀刻顺序和掩膜数据而自动生成三维结构的三维虚拟形状建模方法。为了实现上述目的，根据本专利技术，通过半导体工艺制造的产物的三维虚拟形状建模方法，包括以下步骤：基于用于第n层的掩膜形状为基础，生成所述第n层的平面投影图，所述第n层是将要在现有第m层上层叠的层；对所述投影图与所述第m层之间进行布尔运算，以根据所述第m层的形状分割所述投影图；以及根据所述第m层的形状给所述投影图赋予弯曲，并将所述投影图扩张至所述第n层的高度，从而完成三维形状的所述第n层的虚拟形状。其中，生成所述投影图的步骤可以通过以下步骤生成：根据用于所述第n层的掩膜形状，生成所述第n层的下表面形状；基于所述下表面形状并应用布尔引擎而生成虚拟的上表面形状；以及连接对应于所述下表面与上表面的节点而形成第n层的侧面。进而，在完成所述虚拟形状的步骤通过以下过程而实现：在所述下表面上被分割的各个部分，基于所述第m层上表面的高度信息，向z轴方向移动而布置；在所述上表面上被分割的各个部分，布置于在所述下表面位置加上所述第n层的高度的位置。本专利技术的三维建模方法在需要对现有层上新生成的层形状进行建模时，可以利用投影法转换成二维计算而处理，从而减少复杂度并且在速度方面缩短时间。附图说明图1是用于说明本专利技术的三维建模方法的流程图。图2是用于说明图1中的S105步骤的流程图。图3是示例性地示出通过三维建模形成的模型的图。图4是用于说明图3中的第三层的建模方法的图。图5是用于说明图3中的第三层的投影图的生成方法的图。具体实施方式以下，参照附图对本专利技术进行更详细的说明。本专利技术的方法在对通过半导体工艺制造的产物进行三维形状建模的计算机装置等进行，从而通过显示装置等而显示作为建模产物的虚拟的三维形状。图2中示出的本专利技术的三维建模方法基本上可以应用于利用半导体工艺而对三维形状进行建模的任何情况，例如，可以应用于半导体芯片的设计，不仅如此，还可以应用于通过半导体工艺制造的平板显示面板的三维建模。众所周知，半导体工艺通过沉积以及蚀刻过程生成构造，并且其厚度以及形状根据沉积/蚀刻方法以及材料的特性而决定。这种过程与将通过下述两个工艺而生成的层进行层叠的过程相同。(1)第一个为将通过沉积过程生成的层进行层叠的过程，(2)另一个为将通过沉积与蚀刻而生成的层进行层叠的过程。例如，图3的半导体为在基板301上层叠有第一至第三层303、305、307的半导体。第一层303通过沉积工序生成于基板301上，第二层305与第三层307是分别通过掩膜工艺生成的层。另外，为了在由X-Y-Z轴得到定义的三维虚拟空间(以下，简称‘空间’)上对结构进行建模而使用的模型要素(Model Element)包括：节点(Node，或者点)，边缘(Edge，或者边)，多边形(Polygon)以及多面体(Polyhedron)。可以利用这种模型-要素的结合信息而生成三维形状信息，并基于该信息进行渲染，以通过电脑等显示装置显示用户能够视觉上确认的模型。其中，节点表示空间上的位置，而边缘作为构成多边形的要素而被使用。一个多边形可以由节点以及边缘信息得到定义。在多边形与多边形相交时，共享的节点与边缘被各多边形共享。多面体表示由多个多边形构成的空间上的一块，并且多面体设定有客体信息(名字或者索引)。以下，参照图2对本专利技术的建模方法进行说明。<决定建模区域：S101>在X-Y平面上决定将成为建模对象的对象物或者结构的“底部区域”。通过下述过程在底部区域上沿着Z轴方向层叠结构。<通过层叠而实现的层：S103>如图3的第一层303那样，仅通过沉积而层叠的层是涂覆在底部区域或者先前层整体的层，并且在此步骤中，生成通过一次性地给特定多边形赋予
垂直厚度而生成的多面体，与底部区域或者先前层的结合通过步骤S107进行。因此，所需要的数据中包括：要使用的多边形信息、层的厚度信息以及相关层的客体信息。在建模中，使多边形位于X-Y平面上，并按厚度的量沿Z方向平行复制，且基于边缘生成侧面，由此完成多面体。在此步骤中，生成的多面体为下表面与上表面均为平滑的基本多面体。<通过沉积与蚀刻生成的层：S105>如图3的第二层305或者第三层307那样，同时进行沉积与蚀刻工序的层如图4的(a)那样首先生成多面体307a后，在S107步骤中变形成与先前层的形状相对应形状后进行结合。因此，在此步骤中(1)首先，决定应用于沉积过程的多面体的厚度，(2)然后决定借助于通过掩膜的蚀刻过程而决定的形状，从而制造基本多面体，因此，所需要的数据为：客体信息、多边形信息、层的厚度信息以及掩膜信息。掩膜信息包括掩膜形状与“掩膜-边缘位置截面信息”。掩膜形状可以使用GDS(图形数据库系统(Graphic Database System))格式。“掩膜-边缘位置截面信息”为通过掩膜而形成的形状中的所有边缘位置处的截面信息。在蚀刻过程中的截面因受工艺技术的限制而具有预定的倾斜度，而不会从掩膜边缘位置垂直地形成。这种倾斜度可以根据材料的硬度以及暴露时间等而决定。所以，掩膜-边缘位置截面信息可以根据该边缘位置是否为具有预定倾斜度的平面、还是具有正曲率的曲面(凸面形状)、还是具有负曲率的曲(凹面形状)而被定义，并且可以根据情况而成为用户定义的曲线。如果是平面，则只要倾斜角本文档来自技高网...

【技术保护点】
一种三维虚拟形状建模方法，是通过半导体工艺制造的产物的三维虚拟形状建模方法，其特征在于，包括以下步骤：基于用于第n层的掩膜形状为基础，生成所述第n层的平面投影图，所述第n层是将要在现有第m层上层叠的层；对所述投影图与所述第m层之间进行布尔运算，以根据所述第m层的形状分割所述投影图；以及根据所述第m层的形状给所述投影图赋予弯曲，并将所述投影图扩张至所述第n层的高度，从而完成三维形状的所述第n层的虚拟形状。

【技术特征摘要】
2015.02.27 KR 10-2015-00283821.一种三维虚拟形状建模方法，是通过半导体工艺制造的产物的三维虚拟形状建模方法，其特征在于，包括以下步骤：基于用于第n层的掩膜形状为基础，生成所述第n层的平面投影图，所述第n层是将要在现有第m层上层叠的层；对所述投影图与所述第m层之间进行布尔运算，以根据所述第m层的形状分割所述投影图；以及根据所述第m层的形状给所述投影图赋予弯曲，并将所述投影图扩张至所述第n层的高度，从而完成三维形状的所述第n层的虚拟...

【专利技术属性】
技术研发人员：林兑和，姜东岏，金炫澈，
申请(专利权)人：多佑惠立方株式会社，
类型：发明
国别省市：韩国;KR