数字信号合成电路及级联数字信号合成电路制造技术

本发明专利技术提供一种数字信号合成电路及级联数字信号合成电路，该数字信号合成电路包括选择信号产生通路、第一信号接收通路、第二信号接收通路和数据选择器，数据选择器用于根据选择信号产生通路产生的选择信号，对第一信号接收通路和第二信号接收通路输出的信号进行选择合成，选择信号的变化沿与第一信号接收通路和第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内。本发明专利技术通过增加选择信号产生通路来产生提供给数据选择器的选择信号，以使该选择信号的变化沿与该第一信号接收通路和第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内，可以避免数据选择器出现数据穿通，从而可以提高合成数据的稳定性和准确度。

【技术实现步骤摘要】

本专利技术属于数字信号合成领域，具体涉及一种数字信号合成电路及级联数字信号合成电路。
技术介绍
随着高速数字通信的持续发展，多通道数据转换器采用的数字信号合成电路应用日益广泛。由于多通道数据采样可降低采样时钟的频率要求，因此高速数据转换器普遍采用多通道模式。而数据采集之后的转换过程则需要先将多路数据合成一路高频数据，其间必须采用数字信号合成电路。在高速数字时钟下实现多位高速数据的有效合成，对整个数据转换系统的可靠性具有十分重要的意义。然而，在采用传统的高速数字信号电路进行数据合成时，尤其是在进行级联数据合成时，数据选择器可能发生数据穿通，最终使合成数据不稳定，大大减小了数据有效时间，更有可能使合成数据出错。
技术实现思路
本专利技术提供一种数字信号合成电路及级联数字信号合成电路，以解决采用传统的数字信号合成电路进行数据合成时，由于数据选择器出现数据穿通而导致的合成数据的稳定性和准确度较低的问题。根据本专利技术实施例的第一方面，提供一种数字信号合成电路，包括选择信号产生通路、第一信号接收通路、第二信号接收通路和数据选择器，所述数据选择器用于根据所述选择信号产生通路产生的选择信号，对所述第一信
号接收通路和所述第二信号接收通路输出的信号进行选择合成，所述选择信号的变化沿与所述第一信号接收通路和所述第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内。在一种可选的实现方式中，所述选择信号产生通路包括第一D触发器，所述第一D触发器的输入端输入第一时钟信号，时钟端输入第二时钟信号，输出端Q连接所述数据选择器的选择信号输入端。在另一种可选的实现方式中，所述第一信号接收通路包括第二D触发器，所述第二D触发器的输入端输入第一信号，时钟端输入所述第一时钟信号，输出端Q与所述数据选择器的第二端连接；所述第二信号接收通路包括第三D触发器和第四D触发器，所述第三D触发器的输入端输入第二信号，时钟端输入所述第一时钟信号，输出端Q与所述第四D触发器的输入端连接，所述第四D触发器的时钟端输入所述第一时钟信号，输出端Q与所述数据选择器的第一端连接。在另一种可选的实现方式中，所述第一D触发器由所述第二时钟信号中第一类变化沿触发，所述第二D触发器和所述第三D触发器由所述第一时钟信号中所述第一类变化沿触发，所述第四D触发器由所述第一时钟信号中与所述第一类变化沿相反的第二类变化沿触发，所述数据选择器在所述选择信号为第一类电平时选择输入至其第二端的信号输出，在所述选择信号为与所述第一类电平相反的第二类电平时选择输入至其第一端的信号输出。在另一种可选的实现方式中，所述第一时钟信号为所述第二时钟信号的二分频时钟信号。根据本专利技术实施例的第二方面，提供一种级联数字信号合成电路，沿输入至输出方向包括多级数字信号合成电路，每级数字信号合成电路中包括至少一个上述数字信号合成电路。在一种可选的实现方式中，输入至前级数字信号合成电路中各个数字信号合成电路的第一时钟信号为输入至相邻后级数字信号合成电路中各个数字信号合成电路的第二时钟信号的二分频时钟信号，且输入至前级数字信号合
成电路中各个数字信号合成电路的第二时钟信号为输入至相邻后级数字信号合成电路中各个数字信号合成电路的第一时钟信号。在另一种可选的实现方式中，针对每级数字信号合成电路，设置有一个分频D触发器，针对每级数字信号合成电路的分频D触发器，其时钟端与相邻后级数字信号合成电路的分频D触发器的输出端Q连接，输入端与其输出端Q连接，且输出端与该级数字信号合成电路中各个所述数字信号合成电路的第二D触发器、第三D触发器和第四D触发器的时钟端、以及第一D触发器的输入端连接；该级数字信号合成电路中各个所述数字信号合成电路的第一D触发器的时钟端与所述相邻后级数字信号合成电路的分频D触发器的输出端Q连接。在另一种可选的实现方式中，针对前级数字信号合成电路中的每两个数字信号合成电路，其中一个数字信号合成电路输出的第一信号输入至相邻后级数字信号合成电路中对应数字信号合成电路的第三D触发器的输入端，另一数字信号合成电路输出的第二信号输入至相邻后级数字信号合成电路中该对应数字信号合成电路的第二D触发器的输入端。在另一种可选的实现方式中，前级数字信号合成电路中数字信号合成电路的个数为相邻后级数字信号合成电路中数字信号合成电路的个数的两倍。本专利技术的有益效果是：1、本专利技术通过增加选择信号产生通路来产生提供给数据选择器的选择信号，以使该选择信号与提供给第一信号接收通路和第二信号接收通路的时钟信号不同，并使该选择信号的变化沿与该第一信号接收通路和第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内，可以避免数据选择器出现数据穿通，从而可以提高合成数据的稳定性和准确度；2、本专利技术通过采用第一D触发器作为选择信号产生通路，结构比较简单，并且通过第一D触发器采用第二时钟信号对第一时钟信号进行采样所产生的选择信号，可以进一步保证选择信号的变化沿与第一信号接收通路和第
二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内，从而可以进一步避免数据选择器出现数据穿通，由此进一步提高了合成数据的稳定性和准确度；3、本专利技术通过使第一时钟信号为第二时钟信号的二分频时钟信号，可以进一步保证选择信号发生通路产生的选择信号的变化沿与第一信号接收通路和第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内，从而可以进一步避免数据选择器出现数据穿通，由此进一步提高了合成数据的稳定性和准确度；4、由于级联数字信号合成电路采用了本专利技术中的数字信号合成电路，而本专利技术中数字信号合成电路中通过增加选择信号产生通路来产生提供给数据选择器的选择信号，可以使该选择信号与提供给第一信号接收通路和第二信号接收通路的时钟信号不同，并使该选择信号的变化沿与该第一信号接收通路和第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内，因此通过本专利技术可以避免在对数据进行级联合成时，由于相邻前后两级数字信号合成电路的时钟信号之间的随机相位差而引起的数据选择器数据穿通，从而可以提高级联数据合成的稳定性和准确度；5、本专利技术通过使输入至前级数字信号合成电路中各个数字信号合成电路的第一时钟信号为输入至相邻后级数字信号合成电路中各个数字信号合成电路的第二时钟信号的二分频时钟信号，且输入至前级数字信号合成电路中各个数字信号合成电路的第二时钟信号为输入至相邻后级数字信号合成电路中各个数字信号合成电路的第一时钟信号，由此可以保证各个数字信号合成电路中选择信号产生通路产生的选择信号的变化沿与其第一信号接收通路和第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内，从而可以进一步避免数据选择器出现数据穿通，由此进一步提高了合成数据的稳定性和准确度；6、本专利技术通过针对每级数字信号合成电路，设置一个分频D触发器，可以对相邻后级数字信号合成电路的分频D触发器输出的时钟信号进行二分
频，结构简单，且可以使输入至前级数字信号合成电路中各个数字信号合成电路的第一时钟信号为输入至相邻后级数字信号合成电路中各个数字信号合成电路的第二时钟信号的二分频时钟信号，输入至前级数字信号合成电路中各个数字信号合成电路的第二时钟信号为输入至相邻后级数字信号合成电路中各个数字信号本文档来自技高网...

【技术保护点】
一种数字信号合成电路，其特征在于，包括选择信号产生通路、第一信号接收通路、第二信号接收通路和数据选择器，所述数据选择器用于根据所述选择信号产生通路产生的选择信号，对所述第一信号接收通路和所述第二信号接收通路输出的信号进行选择合成，所述选择信号的变化沿与所述第一信号接收通路和所述第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内。

【技术特征摘要】
1.一种数字信号合成电路，其特征在于，包括选择信号产生通路、第一信号接收通路、第二信号接收通路和数据选择器，所述数据选择器用于根据所述选择信号产生通路产生的选择信号，对所述第一信号接收通路和所述第二信号接收通路输出的信号进行选择合成，所述选择信号的变化沿与所述第一信号接收通路和所述第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内。2.根据权利要求1所述的电路，其特征在于，所述选择信号产生通路包括第一D触发器，所述第一D触发器的输入端输入第一时钟信号，时钟端输入第二时钟信号，输出端Q连接所述数据选择器的选择信号输入端。3.根据权利要求2所述的电路，其特征在于，所述第一信号接收通路包括第二D触发器，所述第二D触发器的输入端输入第一信号，时钟端输入所述第一时钟信号，输出端Q与所述数据选择器的第二端连接；所述第二信号接收通路包括第三D触发器和第四D触发器，所述第三D触发器的输入端输入第二信号，时钟端输入所述第一时钟信号，输出端Q与所述第四D触发器的输入端连接，所述第四D触发器的时钟端输入所述第一时钟信号，输出端Q与所述数据选择器的第一端连接。4.根据权利要求3所述的电路，其特征在于，所述第一D触发器由所述第二时钟信号中第一类变化沿触发，所述第二D触发器和所述第三D触发器由所述第一时钟信号中所述第一类变化沿触发，所述第四D触发器由所述第一时钟信号中与所述第一类变化沿相反的第二类变化沿触发，所述数据选择器在所述选择信号为第一类电平时选择输入至其第二端的信号输出，在所述选择信号为与所述第一类电平相反的第二类电平时选择输入至其第一端的信号输出。5.根据权利要求2所述的电路，其特征在于，所述第一时钟信号为所述第二时钟信号的二分频...

【专利技术属性】
技术研发人员：李铁虎，胡刚毅，李儒章，张瑞涛，张俊安，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆;50