制造半导体器件的方法技术

提供一种制造半导体器件的方法，以提供具有改善的可靠性的半导体器件。在通过旋涂形成层间绝缘膜的第一绝缘膜之后，使第一绝缘膜的表面受到亲水性改善处理。然后通过旋涂，在第一绝缘膜上形成层间绝缘膜的第二绝缘膜。该层间绝缘膜由包括第一绝缘膜和其上的第二绝缘膜的堆叠的绝缘膜组成。因此，该层间绝缘膜可具有改善的表面平整度。

【技术实现步骤摘要】
相关申请的交叉引用2015年2月27日提出的日本专利申请No.2015-039120的公开包括说明书、附图和摘要，通过引用的方式将其作为整体并入本文。
本专利技术涉及一种制造半导体器件的方法，例如，一种适用于制造具有层间绝缘膜的半导体器件的方法的技术。
技术介绍
半导体器件通过在半导体衬底的主表面上形成半导体元件诸如MISFET，然后在半导体衬底的主表面上形成由多个层间绝缘膜和多个布线层组成的多层布线结构来制造。日本未审专利申请公开No.平成9(1997)-241518(专利文献1)描述了一种通过旋涂形成绝缘膜的技术。日本未审专利申请公开No.平成9(1997)-161330(专利文献2)描述了一种通过喷涂将保护涂层材料涂覆到表面，然后通过超声振荡将涂覆的表面平整化的技术。日本未审专利申请公开No.平成8(1996)-330306(专利文献3)描述了一种通过CMP处理将SOG膜的上表面平成整化的技术。[专利文献][专利文献1]日本未审专利申请公开No.平成9(1997)-241518[专利文献2]日本未审专利申请公开No.平成9(1997)-161330[专利文献3]日本未审专利申请公开No.平成8(1996)-330306
技术实现思路
甚至希望具有层间绝缘膜的半导体器件具有尽可能改善的可靠性，希望它以最小的成本制造，或者希望它满足改善可靠性和降低制造成本两者。从本文的描述和附图，其他目的和新的特征将变得明显。在一个实施例中，提供一种制造在其半导体衬底上具有第一层间绝缘膜的半导体器件的方法。用于形成第一层间绝缘膜的步骤包括(a)通过旋涂形成第一层间绝缘膜的第一绝缘膜；(b)执行用于改善第一绝缘膜的表面的亲水性的第一处理；和(c)在步骤(b)之后，通过旋涂在第一绝缘膜上形成第一层间绝缘膜的第二绝缘膜。根据一个实施例，可提供一种具有改善的可靠性的半导体器件。可以以降低的成本制造半导体器件。或者，半导体器件可具有改善的可靠性，同时可以以降低的成本制造。附图说明图1是在其制造步骤期间第一实施例的半导体器件的分段剖视图；图2是在图1之后的制造步骤期间半导体器件的分段剖视图；图3是在图2之后的制造步骤期间半导体器件的分段剖视图；图4是在图3之后的制造步骤期间半导体器件的分段剖视图；图5是在图4之后的制造步骤期间半导体器件的分段剖视图；图6是在图5之后的制造步骤期间半导体器件的分段剖视图；图7是在图6之后的制造步骤期间半导体器件的分段剖视图；图8是在图7之后的制造步骤期间半导体器件的分段剖视图；图9是在图8之后的制造步骤期间半导体器件的分段剖视图；图10是在图9之后的制造期间半导体器件的分段剖视图；图11是在图10之后的制造步骤期间半导体器件的分段剖视图；图12是在图11之后的制造步骤期间半导体器件的分段剖视图；图13是在图12之后的制造步骤期间半导体器件的分段剖视图；图14是在图13之后的制造步骤期间半导体器件的分段剖视图；图15是在图14之后的制造步骤期间半导体器件的分段剖视图；图16是示出根据第一实施例的半导体器件的一些制造步骤的工艺流程图；图17是在其制造步骤期间第一实施例的半导体器件的分段剖视图；图18是在图17之后的制造步骤期间半导体器件的分段剖视图；图19是在图18之后的制造步骤期间半导体器件的分段剖视图；图20是在图19之后的制造步骤期间半导体器件的分段剖视图；图21是在图20之后的制造步骤期间半导体器件的分段剖视图；图22是在图21之后的制造步骤期间半导体器件的分段剖视图；图23是在图22之后的制造步骤期间半导体器件的分段剖视图；图24是在图23之后的制造步骤期间半导体器件的分段剖视图；图25是在图24之后的制造步骤期间半导体器件的分段剖视图；图26是在图25之后的制造步骤期间半导体器件的分段剖视图；图27是在图26之后的制造步骤期间半导体器件的分段剖视图；图28是在图27之后的制造步骤期间半导体器件的分段剖视图；图29是在图28之后的制造步骤期间半导体器件的分段剖视图；图30是在图29之后的制造步骤期间半导体器件的分段剖视图；图31是在图30之后的制造步骤期间半导体器件的分段剖视图；图32是在其制造步骤期间第二研究示例的半导体器件的分段剖视图；图33是在图32之后的制造步骤期间半导体器件的分段剖视图；图34是在图33之后的制造步骤期间半导体器件的分段剖视图；图35是在其制造步骤期间第三研究示例的半导体器件的分段剖视图；图36是在图35之后的制造步骤期间半导体器件的分段剖视图；图37是示出第二实施例的半导体器件的一些制造步骤的工艺流程图；图38是在其制造步骤期间第二实施例的半导体器件的分段剖视图；图39是在图38之后的制造步骤期间半导体器件的分段剖视图；图40是在图39之后的制造步骤期间半导体器件的分段剖视图；图41是在图40之后的制造步骤期间半导体器件的分段剖视图；图42是示出另一方式的半导体器件的一些制造步骤的工艺流程图。具体实施方式在下面的实施例中，为方便起见，如果需要可将描述分为多个部分或实施例。除非特别说明，这些部分或实施例并不是彼此无关的，而是一个可以是另一个的部分或全部的变形示例、细节、补充说明等。在下面的实施例中，当提到部件的数量(包括数字、数值、量、范围等)时，该数字不限于特定的数字，除非特别说明，或者原则上该数字明确限制于特定数字。此外，在下面的实施例中，不用说，构成部件(包括部件步骤等)不总是必不可少的，除非特别说明，或者原则上其明确是不可缺少的。同样，在下面的实施例中，当提到构成部件的形状、位置关系等时，还包括基本上与它类似或相似的那些形状和位置关系，除非特别说明，或者除原则上明确其不是。这同样适用于上述的数值、范围等。在下文中基于附图将详细描述实施例。在描述该实施例的所有图中，具有相同功能的构件将用相同的参考数字指定，并省略重复的描述。在下面的实施例中，原则上将不重复描述相同或相似的部分，除
非特别必要。在下面实施例所使用的附图中，为了更便于理解，有时即使横截面图也不画出影线。另一方面，为了更便于理解，有时即使平面图也画出影线。(第一实施例)<半导体器件的制造步骤>参考附图，将描述本实施例的半导体器件的制造步骤。图1至15是在其制造步骤期间的本实施例的半导体器件的分段剖视图。首先，如图1所示，提供(准备)一种例如由具有约1至10Ωcm等的比电阻的p型单晶硅组成的半导体衬底(半导体晶片)SB。接下来，在该半导体衬底SB的主表面上，形成半导体元件诸如MISFET(金属绝缘体半导体场效应晶体管)。在下文中将简要描述形成MISFET的步骤。首先，如图1所示，在半导体衬底SB中形成元件隔离区ST。该元件隔离区ST可使用STI(浅沟槽隔离)、LOCOS(硅的局部氧化)等形成。如图2所示，通过离子注入等在半导体衬底SB中形成p阱PW和n阱NW。经由栅绝缘膜GF在p阱PW上形成n沟道MISFET10的栅电极GE1，并经由另一栅绝缘膜GF在n阱NW上形成p沟道MISFET11的栅电极GE2。栅电极GE1和GE2和栅绝缘膜GF例如可通过在半导体衬底SB的主表面上依次形成用于栅绝缘膜GF的绝缘膜(例如，氧化硅膜)和用于栅电极GE1和GE2的导电膜(例如，掺杂多晶硅本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述半导体器件具有形成在半导体衬底上的第一层间绝缘膜，所述方法包括以下步骤：(a)通过旋涂形成第一绝缘膜；(b)使所述第一绝缘膜的表面受到用于改善亲水性的第一处理；并且(c)在步骤(b)之后，通过旋涂在所述第一绝缘膜上形成第二绝缘膜，其中所述第一层间绝缘膜具有包括所述第一绝缘膜和所述第二绝缘膜的堆叠的绝缘膜。

【技术特征摘要】
2015.02.27 JP 2015-0391201.一种制造半导体器件的方法，所述半导体器件具有形成在半导体衬底上的第一层间绝缘膜，所述方法包括以下步骤：(a)通过旋涂形成第一绝缘膜；(b)使所述第一绝缘膜的表面受到用于改善亲水性的第一处理；并且(c)在步骤(b)之后，通过旋涂在所述第一绝缘膜上形成第二绝缘膜，其中所述第一层间绝缘膜具有包括所述第一绝缘膜和所述第二绝缘膜的堆叠的绝缘膜。2.根据权利要求1所述的制造半导体器件的方法，其中在步骤(b)中执行的所述第一处理是氧等离子体处理。3.根据权利要求2所述的制造半导体器件的方法，其中在170℃或更低的温度执行所述氧等离子体处理。4.根据权利要求1所述的制造半导体器件的方法，其中在步骤(b)中执行的所述第一处理是在含臭氧的气氛中的热处理。5.根据权利要求1所述的制造半导体器件的方法，其中满足下面的公式：T1≥T2，其中T1表示在步骤(a)中形成的所述第一绝缘膜的厚度，T2表示在步骤(c)中形成的所述第二绝缘膜的厚度。6.根据权利要求1所述的制造半导体器件的方法，其中所述第一绝缘膜和所述第二绝缘膜包括相同的材料。7.根据权利要求6所述的制造半导体器件的方法，其中所述第一绝缘膜和所述第二绝缘膜每个都包括氧化硅。8.根据权利要求1所述的制造半导体器件的方法，其中在步骤(a)和步骤(b)的多个循环之后，执行步骤(c)。9.根据权利要求1所述的制造半导体器件的方法，在步骤(a)之前，还包括以下步骤：(a1)通过CVD形成第三绝缘膜，其中...

【专利技术属性】
技术研发人员：塙利和，深谷和秀，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP