本发明专利技术属于功率半导体器件技术领域，涉及一种平面栅IGBT及其制作方法。本发明专利技术在传统平面栅IGBT器件结构的基础上，通过表面复合器件结构的引入，减小了器件的栅极电容，特别是栅极‑集电极电容，提高了器件的开关速度，降低了器件的开关损耗，同时改善了器件的正向导通压降和漂移区载流子浓度分布，提高了器件的性能，同时不会使器件的阻断特性劣化。
【技术实现步骤摘要】
本专利技术属于功率半导体器件
，涉及绝缘栅双极型晶体管(IGBT)，具体涉及平面栅绝缘栅双极型晶体管。
技术介绍
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。从IGBT专利技术以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了多代IGBT器件结构，使器件性能得到了稳步的提升。沟槽栅IGBT结构消除了平面栅IGBT结构的JFET区电阻，并可获得更高的MOS沟道密度，从而可使器件的特性获得显著提高。然而，与平面栅IGBT结构相比，沟槽栅结构大的栅极电容以及沟槽底部薄栅氧化层带来的高电场是影响其性能和可靠性的主要因数之一，因而目前高压IGBT仍主要采用平面栅结构。对于高压平面栅IGBT，为了减小器件P型基区之间的JFET区电阻并在器件正向导通时通过在JFET区栅电极下形成的电子积累层提高器件的载流子注入增强效应，器件P型基区之间的JFET区很宽。宽JFET区上部的栅极结构仍带来了大的器件电容，特别是栅极-集电极电容，降低了器件的开关速度，增大了器件的开关损耗，同时提高了对器件栅驱动电路能力的要求。此外，器件JFET区上部的栅极电容，在器件小电流开启过程中会形成负微分电容效应，使器件在开启过程中产生震荡并由此带来电磁辐射的问题。
技术实现思路
为了进一步减小器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，减小器件的开关损耗，同时改善正向导通时器件的载流子浓度分布和导通压降，进一步改善正向导通压降和开关损耗的折中，并降低对器件栅驱动电路能力的要求，克服负微分电容效应带来的开启过程中的震荡问题，在不影响器件阻断电压的情况下，在传统高压平面栅IGBT器件结构的基础上(如图1所示)，本专利技术提供一种高压平面栅IGBT(半元胞结构及沿AB线的剖面如图2和图3所示)及其制作方法。本专利技术通过在器件表面MOS结构和N-漂移区7
之间引入一层较高掺杂浓度的N型层，并在垂直于MOS沟道长度方向的一端引入比N型层深的与发射极连接的沟槽电极结构，并且在器件表面JFET区氧化层的上部部分区域引入与发射极连接的表面电极，使所述发射极连接表面电极与栅极在垂直于MOS沟道长度方向形成间隔分布，两者之间是介质层，所述发射极连接表面电极在所述N型层上表面垂直于MOS沟道长度方向的长度小于器件JFET区N型层中双极载流子的扩散长度，并且在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度，通常设置的所述发射极连接表面电极在所述N型层上表面平行于MOS沟道长度方向的长度是其在垂直于MOS沟道长度方向长度的4倍以上。在器件正向导通时，在JFET区垂直于MOS沟道长度方向上从栅极往发射极连接表面电极方向的横向载流子扩散，使发射极连接表面电极下的JFET区具有与栅极下的JFET区几乎相同的载流子浓度分布，从而在不显著影响器件正向导通的条件下，减小了器件的栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，降低了器件的开关损耗；同时本专利技术通过器件表面MOS结构和N-漂移区7之间较高掺杂浓度N型层的引入补偿了由于发射极连接表面电极的引入对正向导通特性的负面影响，通过N型层提供的空穴势垒作用进一步减小器件的正向导通压降并改善载流子的浓度分布；同时，通过与发射极连接的沟槽电极的电荷屏蔽作用屏蔽了N型层引入对器件击穿特性的不利影响，不会使器件的阻断特性劣化。此外，器件JFET区上部栅极电容的减小，减小了器件在小电流开启状态下的负微分电容效应，避免了器件在开启过程中的震荡和由此带来的电磁辐射问题，提高了器件的性能和可靠性，并降低对器件栅驱动电路能力的要求。本专利技术提供的制作方法与传统IGBT制作方法兼容。本专利技术技术方案如下：一种平面栅IGBT，其半元胞结构及沿AB线的剖面如图2和图3所示，包括：从下至上依次层叠设置的背部集电极金属10、P型集电区9、N型场阻止层8和N-漂移区7；其特征在于，所述N-漂移区7上层还具有N型层13，所述N型层13的掺杂浓度大于N-漂移区7的掺杂浓度；所述N型层13上层两侧具有p型基区4，所述p型基区4上层具有相互独立的N+发射区3和P+发射区2；沿纵向方向一端的所述N型层13中还具有由第一介质层14和第一电极15组成的沟槽结构，所述沟槽结构的深度大于N型层13的深度并沿器件横向方向贯穿N型层13，p型基区4，N+发射区3和P+发射区2，其侧面通过第一介质层14与N型层13，p型基区4，N+发射区3，P+发射区2和N-漂移区7相接触，底部和N-漂移区7相接触；所述N+发射区3和P+发射区2上表面具有发射极金属1，所述发射极金属1沿纵向方向延伸到第一介质层14和第一电极15的上表面；位于两侧的发射极金属1之间的半导体表面具
有复合栅极结构，复合栅极结构与发射极金属1之间具有间距；所述复合栅极结构包括第二介质层5以及位于第二介质层5之上的栅电极6、第二电极11和第三介质层12，所述栅电极6、第二电极11和第三介质层12在平行于MOS沟道长度方向的元胞中心左右对称；所述第二介质层5的下表面与部分N+发射区3、p型基区4、N型层13、第一介质层14和第一电极15的上表面相连；沿器件纵向方向，第二电极11和栅电极6分别位于器件两端，同时沿器件横向方向，第二电极11的两侧被栅电极6包围，所述第二电极11与栅电极6之间通过第三介质层12隔离；第二电极11的正下方为N型层13、第一介质层14和第一电极15；在垂直于MOS沟道长度方向，所述第二电极11在N型层13上表面的长度小于器件N型层13中的双极载流子扩散长度，所述第二电极11和所述栅电极6在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度；所述第二电极11和第一电极15与发射极金属1电气连接。进一步的，一种平面栅IGBT，其半元胞结构及沿AB线的剖面如图4和图5所示，在器件横向方向p型基区4之间的所述N型层13中还具有一层p型埋层16，所述p型埋层16的厚度小于p型基区4的厚度；在纵向方向所述p型埋层16位于相对所述沟槽结构的另一端且不与所述沟槽结构相接触；进一步的，一种平面栅IGBT，其沿AB线的剖面如图6所示，在器件纵向方向所述p型埋层16不连续并在N型层13中均匀分布；进一步的，一种平面栅IGBT，其半元胞结构及沿AB线的剖面如图7和图8所示，在所述第二介质层5与p型埋层16和N型层13之间还有一层N型层17，所述N型层17的掺杂浓度大于N型层13的掺杂浓度；进一步的，一种平面栅IGBT，其半元胞结构及沿AB线的剖面如图9和图10所示，沿器件纵向方向，第二电极11贯穿栅电极6之间的整个半元胞表面；进一步的，在N型层13上表面的所述第二电极11在平行于MOS沟道长度方向的长度是其在垂直于MOS沟道长度方向长度的4倍以上；进一步的，所述第一介质层14的厚度大于第二介质层5的厚本文档来自技高网...
【技术保护点】
一种平面栅IGBT，包括：从下至上依次层叠设置的背部集电极金属(10)、P型集电区(9)、N型场阻止层(8)和N‑漂移区(7)；其特征在于，所述N‑漂移区(7)上层还具有N型层(13)，所述N型层(13)的掺杂浓度大于N‑漂移区(7)的掺杂浓度；所述N型层(13)上层两侧具有p型基区(4)，所述p型基区(4)上层具有相互独立的N+发射区(3)和P+发射区(2)；沿器件纵向方向，器件另一端的N型层(13)中还具有由第一介质层(14)和第一电极(15)组成的沟槽结构，所述沟槽结构的深度大于N型层(13)的深度并沿器件横向方向贯穿N型层(13)、p型基区(4)、N+发射区(3)和P+发射区(2)，其侧面通过第一介质层(14)与N型层(13)、p型基区(4)、N+发射区(3)、P+发射区(2)和N‑漂移区(7)相接触，底部和N‑漂移区(7)相接触；所述N+发射区(3)和P+发射区(2)上表面具有发射极金属(1)，所述发射极金属(1)沿器件纵向方向延伸到第一介质层(14)和第一电极(15)的上表面；位于两侧的发射极金属(1)之间的半导体表面具有复合栅极结构，复合栅极结构与发射极金属(1)之间具有间距；所述复合栅极结构包括第二介质层(5)以及位于第二介质层(5)之上的栅电极(6)、第二电极(11)和第三介质层(12)，所述栅电极(6)、第二电极(11)和第三介质层(12)在平行于MOS沟道长度方向的元胞中心左右对称；所述第二介质层(5)的下表面与部分N+发射区(3)、p型基区(4)、N型层(13)、第一介质层(14)和第一电极(15)的上表面相连；沿器件纵向方向，第二电极(11)和栅电极(6)分别位于器件两端，同时沿器件横向方向，第二电极(11)的两侧被栅电极(6)包围，所述第二电极(11)与栅电极(6)之间通过第三介质层(12)隔离；第二电极(11)的正下方为N型层(13)、第一介质层(14)和第一电极(15)；在垂直于MOS沟道长度方向，所述第二电极(11)在N型层(13)上表面的长度小于器件N型层(13)中的双极载流子扩散长度，所述第二电极(11)和所述栅电极(6)在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度；所述第二电极(11)和第一电极(15)与发射极金属(1)电气连接。...
【技术特征摘要】
1.一种平面栅IGBT，包括：从下至上依次层叠设置的背部集电极金属(10)、P型集电区(9)、N型场阻止层(8)和N-漂移区(7)；其特征在于，所述N-漂移区(7)上层还具有N型层(13)，所述N型层(13)的掺杂浓度大于N-漂移区(7)的掺杂浓度；所述N型层(13)上层两侧具有p型基区(4)，所述p型基区(4)上层具有相互独立的N+发射区(3)和P+发射区(2)；沿器件纵向方向，器件另一端的N型层(13)中还具有由第一介质层(14)和第一电极(15)组成的沟槽结构，所述沟槽结构的深度大于N型层(13)的深度并沿器件横向方向贯穿N型层(13)、p型基区(4)、N+发射区(3)和P+发射区(2)，其侧面通过第一介质层(14)与N型层(13)、p型基区(4)、N+发射区(3)、P+发射区(2)和N-漂移区(7)相接触，底部和N-漂移区(7)相接触；所述N+发射区(3)和P+发射区(2)上表面具有发射极金属(1)，所述发射极金属(1)沿器件纵向方向延伸到第一介质层(14)和第一电极(15)的上表面；位于两侧的发射极金属(1)之间的半导体表面具有复合栅极结构，复合栅极结构与发射极金属(1)之间具有间距；所述复合栅极结构包括第二介质层(5)以及位于第二介质层(5)之上的栅电极(6)、第二电极(11)和第三介质层(12)，所述栅电极(6)、第二电极(11)和第三介质层(12)在平行于MOS沟道长度方向的元胞中心左右对称；所述第二介质层(5)的下表面与部分N+发射区(3)、p型基区(4)、N型层(13)、第一介质层(14)和第一电极(15)的上表面相连；沿器件纵向方向，第二电极(11)和栅电极(6)分别位于器件两端，同时沿器件横向方向，第二电极(11)的两侧被栅电极(6)包围，所述第二电极(11)与栅电极(6)之间通过第三介质层(12)隔离；第二电极(11)的正下方为N型层(13)、第一介质层(14)和第一电极(15)；在垂直于MOS沟道长度方向，所述第二电极(11)在N型层(13)上表面的长度小于器件N型层(13)中的双极载流子扩散长度，所述第二电极(11)和所述栅电极(6)在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度；所述第二电极(11)和第一电极(15)与发射极金属(1)电气连接。2.根据权利要求1所述的一种平面栅IGBT，其特征在于：在器件横向方向，p型基区(4)之间的所述N型层(13)中还具有一层p型埋层(16)，所述p型埋层(16)的厚度小于p型基区(4)的厚度；沿器件纵向方向，所述p型埋层(16)位于相对所述沟槽结构...
【专利技术属性】
技术研发人员：张金平，陈文梅，刘竞秀，李泽宏，任敏，高巍，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。